JPS5831430A - 転送デ−タ検査方式 - Google Patents
転送デ−タ検査方式Info
- Publication number
- JPS5831430A JPS5831430A JP56129569A JP12956981A JPS5831430A JP S5831430 A JPS5831430 A JP S5831430A JP 56129569 A JP56129569 A JP 56129569A JP 12956981 A JP12956981 A JP 12956981A JP S5831430 A JPS5831430 A JP S5831430A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- transferred
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ転送システムにおける転送データ検査方
式に係り、−＃に、メ毫す、チャネル装置、入出力制御
装置および入出力装置を含むデータ転送システムにおけ
る転送データ検査方式に係る。
式に係り、−＃に、メ毫す、チャネル装置、入出力制御
装置および入出力装置を含むデータ転送システムにおけ
る転送データ検査方式に係る。
第１図に本発明を適用可能なデータ処理システムのシス
テム構成例を示す。第１ＷＪにおいて、中央処理装置（
−ＣＰＵ）からの入出力動作開始指示に応答して、チャ
ネル装置（ＣＨ）はメモリ装置（ＭＥＭ）Ｋ格納されて
いるチャネルコｉンド語（ＣＣＷ ）を読み出し、入出
力動作を開始する・ＣＣＷの形式の１例を第２ｖＡＫ示
す、第２図において、コマンドは行うべき入出力動作の
種類を示す、また、フラグは入出力動作の種類をさらに
詳細に規定するものである。カウントは入出力実行時Ｋ
ＭＥＭと入出力装置（ＩＱＤ）の間で転送すべきデータ
バイト数を示す、また、データアドレスは転送すべきデ
ータのＭＥＭ上の先頭アドレスを示す。
テム構成例を示す。第１ＷＪにおいて、中央処理装置（
−ＣＰＵ）からの入出力動作開始指示に応答して、チャ
ネル装置（ＣＨ）はメモリ装置（ＭＥＭ）Ｋ格納されて
いるチャネルコｉンド語（ＣＣＷ ）を読み出し、入出
力動作を開始する・ＣＣＷの形式の１例を第２ｖＡＫ示
す、第２図において、コマンドは行うべき入出力動作の
種類を示す、また、フラグは入出力動作の種類をさらに
詳細に規定するものである。カウントは入出力実行時Ｋ
ＭＥＭと入出力装置（ＩＱＤ）の間で転送すべきデータ
バイト数を示す、また、データアドレスは転送すべきデ
ータのＭＥＭ上の先頭アドレスを示す。
ＷＲＩＴＥ系のコーマノド実行時にはＣＨはＭＢＭ上の
データアドレスで指定される番地より、カウントで指定
されるバイト数だけデータを読み出して入出力制御装置
（ＩＯＣ）へ転送する。
データアドレスで指定される番地より、カウントで指定
されるバイト数だけデータを読み出して入出力制御装置
（ＩＯＣ）へ転送する。
ＩＯＣは更ＫＣＨから転送されたデータなＩＯＤへ転送
する。
する。
ところで、ＩＯＤにおいて発生したデータの誤りを検出
又は訂正するために、Ｉ’ＯＣがｌ０ＤＫデータを転送
する場合には、データに加えて、誤り検出符号あるいは
誤り検出訂正符号により作成した検査ビットを付加して
転送し、ＩＯＤからＩＯＣＫデータが転送（返送）され
る際ｋＩＯｃにおいて工２−の検出又は訂正を行うこと
が一般に行われている。例えばＩＯＣが磁気ディスク制
御装置（ＤＫＣ）でＩＯＤが磁気ディスク装置（ＤＫＵ
）の場合には、ＤＫＣからＤＫＵヘデータを書き込む際
には、ＤＫＣにおいてデータＫＣＲＣ。
又は訂正するために、Ｉ’ＯＣがｌ０ＤＫデータを転送
する場合には、データに加えて、誤り検出符号あるいは
誤り検出訂正符号により作成した検査ビットを付加して
転送し、ＩＯＤからＩＯＣＫデータが転送（返送）され
る際ｋＩＯｃにおいて工２−の検出又は訂正を行うこと
が一般に行われている。例えばＩＯＣが磁気ディスク制
御装置（ＤＫＣ）でＩＯＤが磁気ディスク装置（ＤＫＵ
）の場合には、ＤＫＣからＤＫＵヘデータを書き込む際
には、ＤＫＣにおいてデータＫＣＲＣ。
ＥＣＣなどＫより作成した検査ビット付加した上でＤＫ
ＵＫ書き込む、・またＤＫＵからＤＫＣヘデータを読み
出す場合には、データと検査ビットを読み出してＤＫＣ
でエラーの検出又は訂正を行う。
ＵＫ書き込む、・またＤＫＵからＤＫＣヘデータを読み
出す場合には、データと検査ビットを読み出してＤＫＣ
でエラーの検出又は訂正を行う。
以上述べたようなデータ転送方法では、ＩＯＣとＩＯＤ
の間の転送データの工２−１及び、ｌ０Ｄｋおけるエラ
ーは検出あるいは訂正可能であるが、ＭＢＭとＣＨの間
、及びＣＨとＩＯＣの間の転送データのエラーは検出で
きない。たの欠点を補うために、従来はＭＥＭとＣＨの
間、及びＣＨとＩＯＣの間では転送データにバリティビ
ｙ）を付加して転送し、１ビツトのエラーは検出可能と
しているが、多重エラーならば検出できない場合がある
。
の間の転送データの工２−１及び、ｌ０Ｄｋおけるエラ
ーは検出あるいは訂正可能であるが、ＭＢＭとＣＨの間
、及びＣＨとＩＯＣの間の転送データのエラーは検出で
きない。たの欠点を補うために、従来はＭＥＭとＣＨの
間、及びＣＨとＩＯＣの間では転送データにバリティビ
ｙ）を付加して転送し、１ビツトのエラーは検出可能と
しているが、多重エラーならば検出できない場合がある
。
また、ＣＣＷのカウント・あるいはデータアドレスの値
が誤って設定された場合にも、ｑｌＫ誤りは検出できな
い。
が誤って設定された場合にも、ｑｌＫ誤りは検出できな
い。
本発明は従来技術における以上のような欠点を克服する
ためＫなされたものであり、その目的は、ＭＢＭとＣＨ
の間あるいはＣＨとＩＯＣの間のデータ転送における従
来技術では検出不可能であった多重エラーの検出をわず
かなハードウェア量の追加のみで可能とすることである
。
ためＫなされたものであり、その目的は、ＭＢＭとＣＨ
の間あるいはＣＨとＩＯＣの間のデータ転送における従
来技術では検出不可能であった多重エラーの検出をわず
かなハードウェア量の追加のみで可能とすることである
。
また、本発明の他の目的は、ＣＣＷのカウントあるいは
データアドレスが誤うて設定されたグ撃グラムエラーの
検出を可能とする二とである。
データアドレスが誤うて設定されたグ撃グラムエラーの
検出を可能とする二とである。
そして上記目的を達成するために本発明は、メモリ装置
、該メモリ装置Ｋｌｉ続されたチャネル装置、該チャネ
ル装置に接続された入出力制御装置および皺入出力制御
装置に接続された入出力装置を含み、前記入出力制御装
置は前記メ毫す装置から前記チャネル装置を介して転送
されたデータに誤り検出符号あるいは誤り検出訂正符号
により作成した検査ビットを付加して前記入出力装置忙
転送するデータ転送システムにおいて、前記メモリ装置
から前記チャネル装置を介して前記入出力制御装置に転
送されるべきデータに検査ビットを付加して転送すると
ともに、前記入出力制御装置ｋ、当皺入出力制御装置内
で作成した検査ビットと前記チャネル装置を介して転送
されてきた検査ビットとを比較する手段をもうけ、該比
較手段の出力にもとづいて転送データの検査を行なうこ
とを特徴とする。
、該メモリ装置Ｋｌｉ続されたチャネル装置、該チャネ
ル装置に接続された入出力制御装置および皺入出力制御
装置に接続された入出力装置を含み、前記入出力制御装
置は前記メ毫す装置から前記チャネル装置を介して転送
されたデータに誤り検出符号あるいは誤り検出訂正符号
により作成した検査ビットを付加して前記入出力装置忙
転送するデータ転送システムにおいて、前記メモリ装置
から前記チャネル装置を介して前記入出力制御装置に転
送されるべきデータに検査ビットを付加して転送すると
ともに、前記入出力制御装置ｋ、当皺入出力制御装置内
で作成した検査ビットと前記チャネル装置を介して転送
されてきた検査ビットとを比較する手段をもうけ、該比
較手段の出力にもとづいて転送データの検査を行なうこ
とを特徴とする。
以下入出力装置が磁気ディスク装置（ＤＫＵ）の場合の
実施例について説明する。
実施例について説明する。
従来例では、第３図（、ｔ）Ｋ示すようなデータをＭＥ
ＭからＣＨを介して磁気ディスク制御装置（ＤＫＣ）へ
転送し、ＤＫＣ→はこれＫＣＲＣＫよる検査ビットを付
加して第４図゛のようなデータを作成し、ＤＫＵへの書
込み夢、−声としてＤＫＵへ転送する。ＤＫＣの書込み
データ作成關路の従来例を第５図に示す。ＣＨより転送
された書込みデータバイトＷＤＡＴＡはＤＫＣのバッフ
ァレジスタＲ１にセットされ、続いて並直列変換レジス
タ助ヘセットされる。Ｒ２はシフトレジスタであり、こ
こでピッＦ直列データＫｍ換される。ＤＫＵＫ対してデ
ータを転送する期間では制御信号ＤＡＴＡが１４となり
アンドグー）Ｇｌが開いてＲ２の出力１号がＤＫＵへの
書込みデータＷＤとして送出される。また、同時ＫＣＲ
Ｃ作成回路に入力され、ＣＲＣを作成する。ＭＵＫ対し
てＣＲＣ’を転送する期間では、制御信号ＣＲＣ’が１
１′となりアンドグー）Ｇ２が開いてＣＲＣ作成副路の
出力信号がＷＤとして送出される。
ＭからＣＨを介して磁気ディスク制御装置（ＤＫＣ）へ
転送し、ＤＫＣ→はこれＫＣＲＣＫよる検査ビットを付
加して第４図゛のようなデータを作成し、ＤＫＵへの書
込み夢、−声としてＤＫＵへ転送する。ＤＫＣの書込み
データ作成關路の従来例を第５図に示す。ＣＨより転送
された書込みデータバイトＷＤＡＴＡはＤＫＣのバッフ
ァレジスタＲ１にセットされ、続いて並直列変換レジス
タ助ヘセットされる。Ｒ２はシフトレジスタであり、こ
こでピッＦ直列データＫｍ換される。ＤＫＵＫ対してデ
ータを転送する期間では制御信号ＤＡＴＡが１４となり
アンドグー）Ｇｌが開いてＲ２の出力１号がＤＫＵへの
書込みデータＷＤとして送出される。また、同時ＫＣＲ
Ｃ作成回路に入力され、ＣＲＣを作成する。ＭＵＫ対し
てＣＲＣ’を転送する期間では、制御信号ＣＲＣ’が１
１′となりアンドグー）Ｇ２が開いてＣＲＣ作成副路の
出力信号がＷＤとして送出される。
第６ｍ！２に示す本発明の実施例では従来例の動作に加
えて、ＤＫＵＫＣＲＣを転送する制御信号ＣＲＣがｍｌ
“の期間において、ＣＲＣ作成回路によって作成された
ＣＲＣと、ＭＢＭよりＣＨを介して転送され、Ｒ２によ
りビット直列信号に変換されたＣＲＣとが排他的オアゲ
ー）０４により比較される。Ｊｌ１３図（ｂ）はＭＢＭ
上のデータ構成である。この比較の結果、不一致が検出
されれば、セットリセットフリップフ四ツブＰＦがセッ
トされ、ＣＨＫ対し、転送データエラーが検出されたこ
とを通知する。
えて、ＤＫＵＫＣＲＣを転送する制御信号ＣＲＣがｍｌ
“の期間において、ＣＲＣ作成回路によって作成された
ＣＲＣと、ＭＢＭよりＣＨを介して転送され、Ｒ２によ
りビット直列信号に変換されたＣＲＣとが排他的オアゲ
ー）０４により比較される。Ｊｌ１３図（ｂ）はＭＢＭ
上のデータ構成である。この比較の結果、不一致が検出
されれば、セットリセットフリップフ四ツブＰＦがセッ
トされ、ＣＨＫ対し、転送データエラーが検出されたこ
とを通知する。
なお、ＭＢＭ上にデータに加えて検査ビットをも予じめ
用意しておくようにすることは、プログラム処理にて容
易に行なうことが可能である。
用意しておくようにすることは、プログラム処理にて容
易に行なうことが可能である。
以上説明したように１本発明の方式によれば、ＭＥＭか
らＩＯＣまでデータに検査ビットを付加して転送してい
ることｋなり、従来のパリティチェックでは検出できな
かりた多重エラーに対するエラー検出能力が向上し、ま
た、プログラムミスに゛より、ＣＣＷのカウントあるい
はデータアドレスの値が誤りて設定された場合には、Ｍ
ＢＭ上の誤った番地のデータ及び検査ビットを転送して
１０Ｃで検査を行うことｋより、データのエラーとして
検出することが可能となり、データ処理システムの信頼
性を向上させるとい５すぐれた効果を奏する。
らＩＯＣまでデータに検査ビットを付加して転送してい
ることｋなり、従来のパリティチェックでは検出できな
かりた多重エラーに対するエラー検出能力が向上し、ま
た、プログラムミスに゛より、ＣＣＷのカウントあるい
はデータアドレスの値が誤りて設定された場合には、Ｍ
ＢＭ上の誤った番地のデータ及び検査ビットを転送して
１０Ｃで検査を行うことｋより、データのエラーとして
検出することが可能となり、データ処理システムの信頼
性を向上させるとい５すぐれた効果を奏する。
第１図はデータ丸環システムのクステム構成例、第２図
はチャネルコマンド語の影式の１１１、第３図（荀は従
来例におけるメモリ装置上のデータ、第３図（ｂ）は実
施例におけるメモリ装置上のデータ構成、第４図は磁気
ディスク装置への書込みデータ第５図は磁気ディスク制
御装置の書込みデータ作成回路の従来例、第６図は実施
例の書込みデータ作成回路である。 第５図および第６図において、Ｒ１とＲ１はレジスタ、
Ｇｌ 、Ｇ會とＧ、はアンドゲート、Ｇ、は排他的オア
ゲー）、ＦＦはフリップフロップである。
はチャネルコマンド語の影式の１１１、第３図（荀は従
来例におけるメモリ装置上のデータ、第３図（ｂ）は実
施例におけるメモリ装置上のデータ構成、第４図は磁気
ディスク装置への書込みデータ第５図は磁気ディスク制
御装置の書込みデータ作成回路の従来例、第６図は実施
例の書込みデータ作成回路である。 第５図および第６図において、Ｒ１とＲ１はレジスタ、
Ｇｌ 、Ｇ會とＧ、はアンドゲート、Ｇ、は排他的オア
ゲー）、ＦＦはフリップフロップである。
Claims (1)
- メモリ装置、該メモリ装置に接続されたチャネル装置、
該チャネル装置に接続された入出力制御装置および該入
出力制御装置に接続された入出力装置を含み、前記入出
力制御装置は前記メそす装置から前記チャネル装置を介
して転送されたデータに誤り検出符号あるいは誤り検出
訂正符号により作成した検査ビットを付加して前記入出
力装置に転送するデータ転送システムにおいて、前記メ
毫す装置から前記チャネル装置を介して前記入出力側、
御装置に転送されるべきデータに検査ビットを付加して
転送するとともに、前記入出力制御装置に、当腋入出力
制御装置内で作成した検査ビットと前記チャネル装置を
介して転送されてきた検査ビットとを比較する手段をも
うけ、該比較手段の出力にもとづいて転送データの検査
を行なうことを特徴とする転送データ検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129569A JPS5831430A (ja) | 1981-08-19 | 1981-08-19 | 転送デ−タ検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129569A JPS5831430A (ja) | 1981-08-19 | 1981-08-19 | 転送デ−タ検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831430A true JPS5831430A (ja) | 1983-02-24 |
Family
ID=15012712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56129569A Pending JPS5831430A (ja) | 1981-08-19 | 1981-08-19 | 転送デ−タ検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831430A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054999A (ja) * | 1983-09-06 | 1985-03-29 | Nikkiso Co Ltd | 気相成長炭素繊維の製造法 |
| JPH02112032A (ja) * | 1988-10-21 | 1990-04-24 | Alpine Electron Inc | Ｃｄ−ｒｏｍのエラー訂正方法 |
-
1981
- 1981-08-19 JP JP56129569A patent/JPS5831430A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054999A (ja) * | 1983-09-06 | 1985-03-29 | Nikkiso Co Ltd | 気相成長炭素繊維の製造法 |
| JPH02112032A (ja) * | 1988-10-21 | 1990-04-24 | Alpine Electron Inc | Ｃｄ−ｒｏｍのエラー訂正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471351A (en) | Method and apparatus of verifying accurate writing through comparisons of written and read data | |
| CN104809031A (zh) | 操作存储器的方法及存储器装置 | |
| JPH03501660A (ja) | 記憶装置への部分書き込み操作における誤り検出 | |
| JPS5831430A (ja) | 転送デ−タ検査方式 | |
| JPH1078853A (ja) | 記憶装置 | |
| JPS6011952A (ja) | 誤り訂正機構付半導体メモリ装置 | |
| JPS60181851A (ja) | 部分書込み制御方式 | |
| JPH0250500B2 (ja) | ||
| JPH01194046A (ja) | メモリアクセス方式 | |
| JPS60171525A (ja) | 記憶装置の制御装置 | |
| JP2930239B2 (ja) | 記憶装置の障害検出方法及び記憶制御装置 | |
| JPS6139979A (ja) | 磁気デイスクの制御装置 | |
| JPS6155131B2 (ja) | ||
| JPS5856298A (ja) | エラ−検出訂正機能を持つ記憶装置のテスト方式 | |
| JPS5927936B2 (ja) | 部分書込み制御線のパリテイビツト発生方式 | |
| JPS6052451B2 (ja) | マイクロ命令実行制御方式 | |
| JPS641817B2 (ja) | ||
| JPS6235703B2 (ja) | ||
| JPS6320643A (ja) | 誤り検出回路 | |
| JPS6159696A (ja) | 制御メモリ修復方式 | |
| JPS60205639A (ja) | アドレスストツプ回路 | |
| JPH0332823B2 (ja) | ||
| JPH10106178A (ja) | ベリファイ方法およびベリファイ装置 | |
| JPS6232822B2 (ja) | ||
| JPS6043542B2 (ja) | 情報処理装置 |