JPS5831452A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS5831452A JPS5831452A JP12988181A JP12988181A JPS5831452A JP S5831452 A JPS5831452 A JP S5831452A JP 12988181 A JP12988181 A JP 12988181A JP 12988181 A JP12988181 A JP 12988181A JP S5831452 A JPS5831452 A JP S5831452A
- Authority
- JP
- Japan
- Prior art keywords
- register
- address
- microinstruction
- routine
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプログラム制御装置に関する。
マイクロプログラム制御装置は、マイクロプログラムの
ステップ数を極力抑えたいという要請からサブルーチン
機能を有しているのが一般的である。
ステップ数を極力抑えたいという要請からサブルーチン
機能を有しているのが一般的である。
このすブルーチン機能は使用頻度の大きなルーチンをメ
インルーチンから独立し九サプルーチンとしておシ、メ
インルーチンから分岐命令によ〕サブルーチンに分岐し
、サブルーチン実行後、サブルーチン内のリターン命令
によシメインルーチンに戻る処理がなされる。
インルーチンから独立し九サプルーチンとしておシ、メ
インルーチンから分岐命令によ〕サブルーチンに分岐し
、サブルーチン実行後、サブルーチン内のリターン命令
によシメインルーチンに戻る処理がなされる。
そのため、使用頻度が高くない場合はサブルーチン化の
意義が失なわれ、かえってサブルーチンを刑期するメイ
ンルーチンも限定されてしまうという欠点があった。
意義が失なわれ、かえってサブルーチンを刑期するメイ
ンルーチンも限定されてしまうという欠点があった。
本発明の目的は、特定のルーチンをサブルーチンとして
使用するのではなく、一般のマイクロプログラムの一部
をサブルーチンとして汎用的に使用できるようにしたマ
イクロプログラム制御装置を提供することにある。
使用するのではなく、一般のマイクロプログラムの一部
をサブルーチンとして汎用的に使用できるようにしたマ
イクロプログラム制御装置を提供することにある。
前記目的を達成するために、本発明によるマイクロプロ
グラム制御装置は、マイクロ命令を記憶している制御記
憶と、前記制御記憶中のマイクロ命令を読出すアドレス
を保持するアドレスレジスタと、前記制御記憶よシ読出
したマイクロ命令を保持するマイクロ命令レジスタと、
前記マイクロ命令レジスタに分岐命令のマイクロ命令が
格納されたとき、このマイクロ命令よシ分岐先ルーチン
から戻る際の条件を与えられこれを格納する戻シ条件格
納レジスタと、前記マイクロ命令レジスタに分岐命令の
マイクロ命令が格納されたとき分岐先ルーチンへ分岐す
る前に前記アドレスレジスタよシ退避する分岐元ルーチ
ンへの戻シアドレスを格納するアドレス退避レジスタと
、分岐先ルーチンの比較を指示する特定マイクロ命令を
実行する毎に、この特定マイクロ命令中の特定情報と前
記戻シ条件格納レジスタに格納されている条件とを比較
する戻シ条件比較レジスタと、前記マイクロ命令レジス
タに分岐命令のマイクロ命令が格納されたとき、このマ
イクロ命令が示すアドレスを前記制御記憶の読出しアド
レスとして選択し、さらに前記戻シ条件比較レジスタが
比較Ｏ結果、一致を示す信号を出力したとき前記アドレ
スレジスタのアドレスよシアドレス退避レジスタのアド
レスを選択する切換回路と、前記読出しアドレスに一定
数を加え、それを前記アドレスレジスタに保持させる加
算器とから構成される。
グラム制御装置は、マイクロ命令を記憶している制御記
憶と、前記制御記憶中のマイクロ命令を読出すアドレス
を保持するアドレスレジスタと、前記制御記憶よシ読出
したマイクロ命令を保持するマイクロ命令レジスタと、
前記マイクロ命令レジスタに分岐命令のマイクロ命令が
格納されたとき、このマイクロ命令よシ分岐先ルーチン
から戻る際の条件を与えられこれを格納する戻シ条件格
納レジスタと、前記マイクロ命令レジスタに分岐命令の
マイクロ命令が格納されたとき分岐先ルーチンへ分岐す
る前に前記アドレスレジスタよシ退避する分岐元ルーチ
ンへの戻シアドレスを格納するアドレス退避レジスタと
、分岐先ルーチンの比較を指示する特定マイクロ命令を
実行する毎に、この特定マイクロ命令中の特定情報と前
記戻シ条件格納レジスタに格納されている条件とを比較
する戻シ条件比較レジスタと、前記マイクロ命令レジス
タに分岐命令のマイクロ命令が格納されたとき、このマ
イクロ命令が示すアドレスを前記制御記憶の読出しアド
レスとして選択し、さらに前記戻シ条件比較レジスタが
比較Ｏ結果、一致を示す信号を出力したとき前記アドレ
スレジスタのアドレスよシアドレス退避レジスタのアド
レスを選択する切換回路と、前記読出しアドレスに一定
数を加え、それを前記アドレスレジスタに保持させる加
算器とから構成される。
前記構成によれば、一般のマイクロプログラムの一部を
サブルーチンとして汎用的に使用できるようになシ、本
発明の目的は完全に達成される。
サブルーチンとして汎用的に使用できるようになシ、本
発明の目的は完全に達成される。
以下、図面を参照して本発明をさらに詳しく説明する。
第１口拡、本発明の一実施例を示す図である。
図において制御記憶１はマイクロ命令を記憶している記
憶装置である。 読出しアドレス線９で指定された番地
のマイクロ命令がマイクロ命令レジスタ２に格納され解
読結果で動作が制御される。 アドレスレジスタ５紘読
出しアドレス線９のアドレスを加算器７で加算した結果
を格納するレジスタで、次に実行される制御記憶１０マ
イク騨命令のアドレスを格納する。
憶装置である。 読出しアドレス線９で指定された番地
のマイクロ命令がマイクロ命令レジスタ２に格納され解
読結果で動作が制御される。 アドレスレジスタ５紘読
出しアドレス線９のアドレスを加算器７で加算した結果
を格納するレジスタで、次に実行される制御記憶１０マ
イク騨命令のアドレスを格納する。
アドレス退避レジスタ８は、サブルーチンからの戻シア
ドレスを格納するレジスタである。
ドレスを格納するレジスタである。
戻シ条件格納レジスタ、３はマイクロ命令レジスタ２に
格納されたマイクロ命令の解読結果としてナブル−チン
から戻る際の条件が格納される。
格納されたマイクロ命令の解読結果としてナブル−チン
から戻る際の条件が格納される。
戻に条件比較レジスタ４はサブルーチンコール後、特定
のマイクロ命令実行時にこのマイクロ命令中の特定情報
と戻シ条件格納レジスタ３に格納された情報との比較を
行ない、その結果、一定の条件が溝入されたとき切換回
路６をアドレス退避レジスタ内のアドレスを選択するよ
うに切換える。
のマイクロ命令実行時にこのマイクロ命令中の特定情報
と戻シ条件格納レジスタ３に格納された情報との比較を
行ない、その結果、一定の条件が溝入されたとき切換回
路６をアドレス退避レジスタ内のアドレスを選択するよ
うに切換える。
第２図は第１図の回路動作を説明するためのマイクロプ
ログラムの流れの一例である。
ログラムの流れの一例である。
この例は１番地の分岐命令により第２のルーチンのｍ番
地に分岐し、第２のルーチンのＯ番地実行後第１のルー
チンの皇＋１番地に戻〉第１のルーチンの処理を継続す
るものである。
地に分岐し、第２のルーチンのＯ番地実行後第１のルー
チンの皇＋１番地に戻〉第１のルーチンの処理を継続す
るものである。
第１のルーチンの処理が１番地まで進むと、１番地のマ
イクロ命令によりｋ２のルーチンから戻る際の条件が戻
シ条件格納レジスタ３に格納されるとともに、Ｌ＋１番
地がアドレス退避レジスタ８に格納され、読出しアドレ
ス線９のアドレスはｍ番地となり、第２のルーチンが実
行される。
イクロ命令によりｋ２のルーチンから戻る際の条件が戻
シ条件格納レジスタ３に格納されるとともに、Ｌ＋１番
地がアドレス退避レジスタ８に格納され、読出しアドレ
ス線９のアドレスはｍ番地となり、第２のルーチンが実
行される。
第２のルーチンの処理がｎ番地まで進むと、ｎ番地のマ
イクロ命令により戻シ条件格納レジスタ３に格納された
情報とこのマイクロ命令中の特定情報とが比較される。
イクロ命令により戻シ条件格納レジスタ３に格納された
情報とこのマイクロ命令中の特定情報とが比較される。
ｎ番地で社この情報が一致しないので処理はさらに０番
地まで進み、０番地でこの情報が一致すると戻夛条件比
較レジスタ４によシ切換回路６はアドレス退避レジスタ
８を選択し、読出しアドレスが１＋１番地となる。
地まで進み、０番地でこの情報が一致すると戻夛条件比
較レジスタ４によシ切換回路６はアドレス退避レジスタ
８を選択し、読出しアドレスが１＋１番地となる。
以後は第１のルーチンがこのｆｉ＋１番地から実行され
る。
る。
本発明は以上詳しく説明したように分岐元ルーチンのア
ドレスを格納するレジスタ、分岐先ルーチンから分岐元
ルーチンへ戻るときの条件を格納するレジスタ、この条
件と分岐先の特定マイクロ命令中の特定情報を比較し一
致をみたとき、アドレス退避レジスタに格納されている
戻シアドレスを制御記憶の読出しアドレスとして切換回
路に選択させるレジスタを設けることによシ、マイクロ
プログラムの一部を汎用的なサブルーチンとして使用で
き、プログラムのステップ数を減少させることが可能と
なる。
ドレスを格納するレジスタ、分岐先ルーチンから分岐元
ルーチンへ戻るときの条件を格納するレジスタ、この条
件と分岐先の特定マイクロ命令中の特定情報を比較し一
致をみたとき、アドレス退避レジスタに格納されている
戻シアドレスを制御記憶の読出しアドレスとして切換回
路に選択させるレジスタを設けることによシ、マイクロ
プログラムの一部を汎用的なサブルーチンとして使用で
き、プログラムのステップ数を減少させることが可能と
なる。
第１図は本発明によるマイクロプログラム制御装置の一
実施例を示すブロック図、第２図はプログラムの流れの
一例を示す流れ図である。 １−制御記憶 ２−マイクロ命令レジスタ ３−戻シ条件格納レジスタ ４−戻シ条件比較レジスタ ５−アドレスレジスタ ６−・切換回路７−・加算器 ８−アドレス退避レジスタ ９−読出しアドレス線 特許出願人 日本電気株式会社 代理人弁理士 井 ノ ロ 壽
実施例を示すブロック図、第２図はプログラムの流れの
一例を示す流れ図である。 １−制御記憶 ２−マイクロ命令レジスタ ３−戻シ条件格納レジスタ ４−戻シ条件比較レジスタ ５−アドレスレジスタ ６−・切換回路７−・加算器 ８−アドレス退避レジスタ ９−読出しアドレス線 特許出願人 日本電気株式会社 代理人弁理士 井 ノ ロ 壽
Claims (1)
- ｉイ夛ロ命令を記憶している制御記憶と、前記制御記憶
中のマイクロ命令を読出すアドレスを保持子るアドレス
レジスタと、前記制褌記憶よ〉読出したマイクロ命令を
保持するマイクロ命令レジスタと、前記マイクロ命令レ
ジスタに分岐命令のマイク−命令が格納されたとき、こ
のマイクロ命令よシ分岐先′ルーチンから戻る際の条件
を与えられ、これを格納する戻シ条件格納レジスタと、
前記マイクロ命令レジスタに分岐命令のマイクロ命令が
格納吉れたとき分峡先ルーチシへ分岐する前に前記アド
レスレジスタよに退避する分妓元ルーチンへの戻シアド
レスを格納するアドレス退避レジスタと、分岐機ルーチ
ンの、比較を指示する特定マイクロ命令を実行子る毎に
、との特定マイクロ命令中の特定情−と前記戻９条件格
納レジスタに格納されている条件とを比較する戻シ条件
比較レジスタと、前記マイクロ命令レジスタに分岐命令
のマイクロ命令が格納されたとき、このマイクロ命令が
示すアドレスを前記制御記憶の読出しアドレスとして選
択し、さらに前記戻シ条件比較レジスタが比較の結果、
一致を示す信号を出力したとき前記アドレスレジスタの
アドレスよりアドレス退避レジスタのアドレスを選択す
る切換回路と、前記読出しアドレスに一定数を加え、そ
れを前記アドレスレジスタに保持させる加算器とから構
成されたマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12988181A JPS5831452A (ja) | 1981-08-18 | 1981-08-18 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12988181A JPS5831452A (ja) | 1981-08-18 | 1981-08-18 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831452A true JPS5831452A (ja) | 1983-02-24 |
Family
ID=15020629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12988181A Pending JPS5831452A (ja) | 1981-08-18 | 1981-08-18 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831452A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519542A (ja) * | 1974-07-15 | 1976-01-26 | Hitachi Ltd | |
| JPS52122063A (en) * | 1976-04-06 | 1977-10-13 | Fujitsu Ltd | Branch return instruction processing unit |
| JPS533753A (en) * | 1976-07-01 | 1978-01-13 | Fujitsu Ltd | Microprogram brance-reset condition assigning system |
| JPS5323242A (en) * | 1976-08-17 | 1978-03-03 | Mitsubishi Electric Corp | Sequential co ntrol system of control memory |
| JPS5515528A (en) * | 1978-07-17 | 1980-02-02 | Nec Corp | Microprogram controller |
-
1981
- 1981-08-18 JP JP12988181A patent/JPS5831452A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519542A (ja) * | 1974-07-15 | 1976-01-26 | Hitachi Ltd | |
| JPS52122063A (en) * | 1976-04-06 | 1977-10-13 | Fujitsu Ltd | Branch return instruction processing unit |
| JPS533753A (en) * | 1976-07-01 | 1978-01-13 | Fujitsu Ltd | Microprogram brance-reset condition assigning system |
| JPS5323242A (en) * | 1976-08-17 | 1978-03-03 | Mitsubishi Electric Corp | Sequential co ntrol system of control memory |
| JPS5515528A (en) * | 1978-07-17 | 1980-02-02 | Nec Corp | Microprogram controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4057850A (en) | Processing link control device for a data processing system processing data by executing a main routine and a sub-routine | |
| JPS5831452A (ja) | マイクロプログラム制御装置 | |
| JPS5831453A (ja) | マイクロプログラム制御装置 | |
| KR880000817B1 (ko) | 데이터 처리장치 및 그 방법 | |
| JPH01175632A (ja) | マイクロプログラム制御装置 | |
| JPH03288228A (ja) | 情報処理装置 | |
| JPS6053334B2 (ja) | マイクロプログラム制御方式 | |
| JPS5935239A (ja) | マイクロプログラム制御方式 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPS6148735B2 (ja) | ||
| JPS63103331A (ja) | デイジタル信号処理装置 | |
| JPS61118836A (ja) | マイクロプログラム制御装置 | |
| JPH03184136A (ja) | アドレス・トレース回路 | |
| JPH02285434A (ja) | トレース制御方式 | |
| JPS59189407A (ja) | シ−ケンス制御装置 | |
| JPS6143342A (ja) | マイクロプログラム制御装置 | |
| JPH0520036A (ja) | デイジタル信号処理回路 | |
| JPS61103245A (ja) | 機械語命令体系の拡張方式 | |
| JPS6254340A (ja) | 情報処理装置 | |
| JPS56140444A (en) | Microprogram control system | |
| JPS6227827A (ja) | マイクロプログラムの分岐制御方式 | |
| JPH06149564A (ja) | 命令制御装置 | |
| JPH02137028A (ja) | 命令制御方式 | |
| JPS6024642A (ja) | マイクロプログラム制御方式 | |
| JPS608943A (ja) | 多岐分岐制御方式 |