JPS5832796B2 - 複合基板 - Google Patents

複合基板

Info

Publication number
JPS5832796B2
JPS5832796B2 JP4439980A JP4439980A JPS5832796B2 JP S5832796 B2 JPS5832796 B2 JP S5832796B2 JP 4439980 A JP4439980 A JP 4439980A JP 4439980 A JP4439980 A JP 4439980A JP S5832796 B2 JPS5832796 B2 JP S5832796B2
Authority
JP
Japan
Prior art keywords
board
printed wiring
substrate
wiring board
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4439980A
Other languages
English (en)
Other versions
JPS56142692A (en
Inventor
正一 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Print Industry Co Ltd
Original Assignee
Tokyo Print Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Print Industry Co Ltd filed Critical Tokyo Print Industry Co Ltd
Priority to JP4439980A priority Critical patent/JPS5832796B2/ja
Publication of JPS56142692A publication Critical patent/JPS56142692A/ja
Publication of JPS5832796B2 publication Critical patent/JPS5832796B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】 本発明は別途に製造した第1及び第2の印刷配線基板を
一体化して構成した事を特徴とする複合基板に関するも
のである。
従来から一般に製造されている印刷配線基板は、銅張積
層板等の原材料を適当な大きさに切断して単一の基材と
なし、これを用いて配線パターンの形成、ソルダーレジ
ストの塗布、記号、文字等の印刷、穴明は加工、仕上処
理を行って製造するものである。
両面基板、多層基板等の場合はスルーホールによって電
気的接続を行わしめ、且つ外付部品として高密度集積回
路(IC,LSI)等のチップをボンディングして基板
回路の高密度化をはかる事も実施されている。
上記工程においてチップをボンディングする際には加熱
を必要とする為、基板の材質も制限される上、温度条件
、ボンディング装置等繁雑な作業と管理が要求される。
且つ前記スルーホール部の作成時において、極めて高密
度な穿孔作業は困難であり、機構的精密度には限界があ
る。
よって前記の様に単一の基材のみを用いて基板回路の高
密度化をはかる事は、操作上無理があり、多くの付帯的
条件を必要とするものである。
本発明は上記の様な現実に鑑み、印刷配線基板製造時に
おいて、通常の配線パターンを持つ基板と、高密度な回
路要素を含む基板とを別途の工程に分けて製造し、且つ
両者を合体複合させる事によって前記した従来の印刷配
線基板に存する各種難点を解消せしめる事を目的として
為されたものであり、上記目的を達成する為に、切欠部
が形成された第1の印刷配線基板と、前記切欠部に対し
て嵌入された第2の印刷配線基板と、前記第1、第2の
印刷配線基板間を接着剤を介して接続する導電材とから
成る事を特徴とする複合基板を提供せんとするものであ
る。
以下図面を参照して本発明の詳細な説明を行う。
第1図は本発明の一実施例を示す斜視図であり、同図A
において1は通常の配線パターンが施された第1の印刷
配線基板で、該基板内の任意部分に設けた切欠部2内に
別途に製造した第2の印刷配線基板3が接着剤を介して
嵌入固定された状態を示している。
同図BはAにおいて点線x −xで示した部分の断面図
であり、本例では両面導通用回路基板におけるスルーホ
ールが形成された場合を示す。
即ち、別途に形成した第2の印刷配線基板3上には配線
パターン4とこれに接続するスルーホール部5を設ける
事によって、両面の導通を可能ならしめている。
第2図は、嵌入すべき第2の基板として多層板を用いた
場合の断面斜視図であり夫々配線パターン及びスルーホ
ール部を有する基板イ、口、ハを積層して前記第2の印
刷配線基板とした場合を示す。
上記の実施例は第1の印刷配線基板1上に回路を構成す
る為の配線パターンのみ形成し、第2の印刷配線基板3
上にスルーホール部を設けた場合を示しているが、他の
実施態様とする事もできる。
例えば非常に高密度な回路要素を第2の基板上に構成し
ておき、第1の基板上に形成した配線パターンと連接せ
しめる等の実施方法も可能である。
更に切欠部2は図示の方形に限定されず円形その他任意
の形状としても良い。
上記第1の印刷配線基板と第2の印刷配線基板は接着剤
を介して導電材により導通せしめるものであり、その断
面構造を第3図に基づいて説明する。
同図において1は前記と同様な第1の印刷配線基板であ
り、その切欠部内にスルーホール部5を有する第2の印
刷配線基板3が嵌入されて接着剤6によって固着された
状態を示す。
尚、第2の基板の端面3′部が一部分面取りされている
が、これは接着剤及び、基板の嵌入を容易にする為のも
のである。
該第2の基板の表面に形成された配線パターン4と、第
1の基板上に形成した配線パターン4′間の接続を行う
為に、導電材としての導通ペースト7が塗布してあり、
該導通ペースト7によって電気的接続を希望する配線パ
ターン間の導通を行わせる事が可能となる。
第42図は本発明の複合基板に関する他の実施例を示す
ものであり、第3図に示した面取り部に代えて、第2の
印刷配線基板3の一端上面部3aを残して、その下部を
切削する事により、第1の基板1の上面端部に前記3a
部を載置可能としたものであって、操作性が良好となる
特徴を有している。
接着剤6及び導通ペースト7は第3図と同様である。
上記第2の印刷配線基板は図示の両面スルーホール基板
、多層基板以外にセラミック基板を採用しても良い。
本発明の特徴は比較的低密度に構成した第1の基板と高
密度な回路思索を含む第2の基板を別途に製潰し、上記
第2の基板と第1の基板を嵌入合体させる事によって、
結果として高密度化された基板が得られるという点にあ
る。
よって各基板に妾求される特性に対して適した基材を採
用して製造を行い、これらの組合せにより異なつた材質
でも一体化可能となり、例えば特性に応じて心安なスペ
ースに対して必安な材料を使用した回路設計を行わせし
める事を可能とするものである。
更に製造技術的な面から見ても、低密度な基板と高密度
化された基板とを別途に製造する事が望ましく、両者を
同一の基板上に製造する際に発生する時間的損失を防止
し、能率向上、歩留り向上に対しても貢献するものであ
る。
第5図は本発明に係る複合基板の製造方法の一例を示す
ブロック図であり、人工程は第1の印刷配線基板、B工
程は第2の印刷配線基板の製造例を示している。
操作11で原材料を所定の大きさに切断し、プレス加工
12で任意の部分に切欠部を形成した後、パターン印刷
13、エツチング14の各公知操作を経て第1の印刷配
線基板を製造する。
上記人工程と平行してB工程により、先ず操作15で原
材料を所定の大きさに切断し、ドリル操作16によって
所望の密度を持つスルーホールを形成する。
次いで該スルーホール部の鍍金操作17、焼付18、パ
ターンの半田鍍金19、エツチング20の各操作の後、
外径加工21によって前記第1の印刷基板に設けた切欠
部に相応するような大きさに切断する。
上記のB工程で得られた第2の基板を22により基板合
成を行うものであるが、前述のような面取り、乃至切削
等行い、且つ接着剤の塗布23、硬化24、導通ペース
トの塗布25、硬化26、ソルダーレジストの塗布27
、硬化28、記号、文字等の印刷29(Le−gend
Ma r king)、硬化30の各操作を経て仕上
となるものである。
向上記夫々の操作内容は、公知手段が適用できる為、そ
の詳細な説明は省略する。
上記の製造例は第2の基板に対してスルーホール部を形
成した場合を示しているが本発明は勿論上記実施例に限
定されるものではなく、例えば第1の基板内に配線パタ
ーン及びスルーホール部ヲ形成し、第2の基板内に高密
度化された回路思索を構成して、両者を合体させる様な
実施方法も可能である。
以上詳細に本発明に係る複合基板及びその製造方法に関
する説明を行ったが、本発明を適用する事によって以下
に記す多くの利点を発揮する事ができる。
即ち両面基板において、導通を取る為のスルーホール部
のみ第2の基板に集中させれば、第1の基板は単に配線
パターンのみで良く、工程の簡略化が可能である。
且つ同様に高密度な回路思索を第2の基板に集中させた
場合も同じ効果を生ずる。
第2の基板は予め別途に設けた製造ラインによって高密
度に設計された回路思索等を製造する事によって為され
、上記のように比較的単純な基板と、高密度基板を別途
に製造すれば、量産性、歩留りが向上し、且つ高品質な
製品が得られるものである。
第1と第2の基板は異なった材質であっても良く、夫々
の基板に安来される電気部品の特性に適した材料を任意
に選択可能となる。
更に冒頭に述べた様に、IC,LSI等のチップ搭載が
心安な場合も、無理なく作業が実施可能となる。
即ち上記チップ等をボンディングするに思する加熱条注
等を満足する基板の材質を選択して第2の基板とすれば
良い。
又第1の印刷配線基板の切欠部に嵌め込まれ、接着剤に
て固定される第2の印刷配線基板の端面を山形やL字形
に切欠する等して表白積を増加させ、これにより接着面
積の増大を図って、不用意な外力によっても離脱しない
よう機械的強度を高めることができ、しかも、各印刷配
線基板の印刷配線相互間を導電ペーストにより互いに接
続することから、後段で行う処理のソルダーレジストを
塗布するスクリーン印刷等の従来の手段をそのまま使用
できると共に、高密度の緻密な各配線パターン間を同時
に、かつ極めて簡易な手段で容易に電気的に接続するこ
とができる。
上記の様に本発明に係る複合基板は種々の実施態様が考
えられ、且つ広範囲な利用が可能となるものであり、各
種プリント基板の製造時に適用して多大な効果を発揮す
るものである。
【図面の簡単な説明】
第1図は本発明の一実施例を示す斜視図、第2図はその
部分断面斜視図、第3図は接着及び導電状態を示す断面
図、第4図は同じく他の実施例を示す断面図である。 第5図は本発明に係る製造方法を示す概略工程図である
。 1・・・・・・第1の印刷配線基板、2・・・・・・切
欠部、3・・・・・・第2の印刷配線基板、4・・・・
・・配線パターン、5・・・・・・スルーホール部、6
・・・・・・接着剤、7・・・・・・導通ペースト。

Claims (1)

    【特許請求の範囲】
  1. 1 切欠部が形成された第1の印刷配線基板と、前記切
    欠部に対して嵌入される第2の印刷配線基板とから成り
    、第2の印刷配線基板の端面をその表面積が増大する如
    く変形させ、第1の印刷配線基板の切欠部に嵌入された
    第2の印刷配線基板を脱落不能に接着剤にて固定し、か
    つ両基板間の印刷配線を導電ペーストの塗布で互いに接
    続してなることを特徴とする複合基板。
JP4439980A 1980-04-04 1980-04-04 複合基板 Expired JPS5832796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4439980A JPS5832796B2 (ja) 1980-04-04 1980-04-04 複合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4439980A JPS5832796B2 (ja) 1980-04-04 1980-04-04 複合基板

Publications (2)

Publication Number Publication Date
JPS56142692A JPS56142692A (en) 1981-11-07
JPS5832796B2 true JPS5832796B2 (ja) 1983-07-15

Family

ID=12690427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4439980A Expired JPS5832796B2 (ja) 1980-04-04 1980-04-04 複合基板

Country Status (1)

Country Link
JP (1) JPS5832796B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844298A (ja) * 1981-09-09 1983-03-15 Matsushita Electric Ind Co Ltd 送風装置

Also Published As

Publication number Publication date
JPS56142692A (en) 1981-11-07

Similar Documents

Publication Publication Date Title
JP2549393B2 (ja) 回路基板の製造方法
JPS5832796B2 (ja) 複合基板
US5219607A (en) Method of manufacturing printed circuit board
JPH05327222A (ja) セラミック多層配線基板
JP2000068149A (ja) 積層電子部品及びその製造方法
JPS5830189A (ja) 微小回路素子の製造法
GB2249219A (en) Manufacturing single sided printed wiring boards
JPH07193343A (ja) プリント配線基板およびその分割方法
JPS6020598A (ja) 高周波用多層導体基板
JPH10135640A (ja) プリント配線板の構造及びその製造方法
JPS6175596A (ja) スルホール多層回路基板の製造方法
JPS58168293A (ja) プリント配線板の製造方法
JPH02265294A (ja) プリント配線板におけるバンプの形成方法
JPS60180186A (ja) プリント基板
EP0375954B1 (en) Method of manufacturing printed circuit board
JPH06224558A (ja) キャビティ付きセラミック多層ブロックの製造方法
JPH10261874A (ja) 多層回路基板
JPH0352236B2 (ja)
JPH0471297A (ja) 部品内蔵多層基板
JPH036036A (ja) プリント配線板の製造方法及び該方法に使用するフレキシブルプリント配線板
JPH03119793A (ja) マルチコアハイブリッドic
JPH06342983A (ja) 多層配線基板
JPS58132990A (ja) 印刷配線回路板の製造法
JPS6353720B2 (ja)
JPH01217869A (ja) 混成集積回路装置