JPS5833364A - 垂直同期信号分離回路 - Google Patents
垂直同期信号分離回路Info
- Publication number
- JPS5833364A JPS5833364A JP56131762A JP13176281A JPS5833364A JP S5833364 A JPS5833364 A JP S5833364A JP 56131762 A JP56131762 A JP 56131762A JP 13176281 A JP13176281 A JP 13176281A JP S5833364 A JPS5833364 A JP S5833364A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- vertical synchronization
- flop
- signal
- type flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は映像同期信号から垂直同期信号を分離する回路
に関する。
に関する。
従来の垂直信号同期回路は、第１図のように積分回路＋
１）と波形整形回路（２）とから成り、映像同期信号Ｖ
（９２図（ａ）〕を積分回路（１）に入力して積分し、
該出力に得られる積分波形〔第２図（Ｃ）〕を波形整形
回路（２）で波形整形して等化パルス部（３）から垂直
同期部（４）期間を表わす垂直同期信号Ｖｓ （第２図
（ｂ））を得るものである。しかしこの分離回路は、積
分回路（１）で映像同期信号Ｖに含まれているノイズも
同時に積分してしまうためノイズに対して非常に弱（正
確な分離ができない。更に波形整形回路（２）はスレッ
シュホールドを利用して整形するため映像同期信号に対
する正確な位相が決まらないものである。
１）と波形整形回路（２）とから成り、映像同期信号Ｖ
（９２図（ａ）〕を積分回路（１）に入力して積分し、
該出力に得られる積分波形〔第２図（Ｃ）〕を波形整形
回路（２）で波形整形して等化パルス部（３）から垂直
同期部（４）期間を表わす垂直同期信号Ｖｓ （第２図
（ｂ））を得るものである。しかしこの分離回路は、積
分回路（１）で映像同期信号Ｖに含まれているノイズも
同時に積分してしまうためノイズに対して非常に弱（正
確な分離ができない。更に波形整形回路（２）はスレッ
シュホールドを利用して整形するため映像同期信号に対
する正確な位相が決まらないものである。
そこで本窟明は上記欠点を回避すべく成されたものであ
つ゛Ｃ，デジタル的に処理してノイズに対し゛Ｃ信頼性
が高く、シかも同期信号番ζ対する位相を一定に保つこ
とができるものを提供する。以下本発明の一実施例を第
８図と第４図に基づいて説明する。
つ゛Ｃ，デジタル的に処理してノイズに対し゛Ｃ信頼性
が高く、シかも同期信号番ζ対する位相を一定に保つこ
とができるものを提供する。以下本発明の一実施例を第
８図と第４図に基づいて説明する。
（５）は第１のＤ型フリフブフロツブで、クロック人力
（ＣＫ）にはインバータ（６）を介して映像同期信号Ｖ
Ｃ１１４４図（ａ） ） ’を反１１ｉシ＊信１ｔ
Ｖ （第４図（ｂ））＃（入力され、データ入力（ト）
は論理レベル″ｌ”に接続されている。（７）は第１の
Ｄ型フリップフロップ＋Ｓ）の出力Ｑが論理レベル６１
”に反転した時に計数を開始し一〇一定時間の経過を検
出するカウンタで、クロック信号（８）として映像同期
信号よりも高い周波数の信号を用い、ここでは映像同期
信号メ゛１００゛倍以１の周波数のものが用いられてお
り、カウンタ（７）はカウント値Ｎｐが映像同期信号の
立ち下がりから立ち上がりまでの期間ｔ１よりも少し幅
の広い期間ｔ２に対応するクロック信号（８）の数に設
定されておす、実際のカウント値ＮＲがＮＰに達した時
にリセット信号（９）〔第４図（ｄ）、）を出力して前
記第１のＤ型フリップフロップ（５）をリセツートする
。ＱＯは第２のＤ型フリツプフＰツブで、＠１のＤｌｌ
フリップフロップｔ）の出力り〔第４図（Ｃ）〕をクロ
ック入力（ＣＫ）とし、データ人力■に映−同期信号Ｖ
が接続されている。
（ＣＫ）にはインバータ（６）を介して映像同期信号Ｖ
Ｃ１１４４図（ａ） ） ’を反１１ｉシ＊信１ｔ
Ｖ （第４図（ｂ））＃（入力され、データ入力（ト）
は論理レベル″ｌ”に接続されている。（７）は第１の
Ｄ型フリップフロップ＋Ｓ）の出力Ｑが論理レベル６１
”に反転した時に計数を開始し一〇一定時間の経過を検
出するカウンタで、クロック信号（８）として映像同期
信号よりも高い周波数の信号を用い、ここでは映像同期
信号メ゛１００゛倍以１の周波数のものが用いられてお
り、カウンタ（７）はカウント値Ｎｐが映像同期信号の
立ち下がりから立ち上がりまでの期間ｔ１よりも少し幅
の広い期間ｔ２に対応するクロック信号（８）の数に設
定されておす、実際のカウント値ＮＲがＮＰに達した時
にリセット信号（９）〔第４図（ｄ）、）を出力して前
記第１のＤ型フリップフロップ（５）をリセツートする
。ＱＯは第２のＤ型フリツプフＰツブで、＠１のＤｌｌ
フリップフロップｔ）の出力り〔第４図（Ｃ）〕をクロ
ック入力（ＣＫ）とし、データ人力■に映−同期信号Ｖ
が接続されている。
このように構成したため、第２のＤ型フリップフロップ
Ｑ□では第１のＤ型フリップフロップ（５）の出力ｄが
論理レベル″Ｏ”から′１”に復帰する度に映像同期信
号Ｖがサンプリングされ、＠２のＤ型フリップフロップ
ａ６の出力Ｑは第４図（ｅ）のように変化し、垂直同期
信号ｖ８が分離でき＼ろ。
Ｑ□では第１のＤ型フリップフロップ（５）の出力ｄが
論理レベル″Ｏ”から′１”に復帰する度に映像同期信
号Ｖがサンプリングされ、＠２のＤ型フリップフロップ
ａ６の出力Ｑは第４図（ｅ）のように変化し、垂直同期
信号ｖ８が分離でき＼ろ。
なお、上記実施例では映像同期信号Ｖの立ち下がりのタ
イミングに第１のＤ型フリップ７０ツブをセットしてカ
ウンタ（７）が計数を開始したが、これは垂直同期信号
分離回路へ入力される映像同期信号ＶがＷ！４４図（ｂ
）のような波形で与えられる場合には、映像同期信号の
立ち上がりでカウンタ（乃が計数を開始するよう構成さ
れる。
イミングに第１のＤ型フリップ７０ツブをセットしてカ
ウンタ（７）が計数を開始したが、これは垂直同期信号
分離回路へ入力される映像同期信号ＶがＷ！４４図（ｂ
）のような波形で与えられる場合には、映像同期信号の
立ち上がりでカウンタ（乃が計数を開始するよう構成さ
れる。
以上説・明のように本発明によると、入力された映像同
期信号の立ち下がり又は立ち上がりでクロック信号の計
数を開始して一定時間の経過を検出するカウンタと、該
カウンタが一定時間の経過を検出する度に前記映像同期
信号をサンプリングするＤ型フリップフロップとを設け
、Ｄ型フリップフロップ出力に分離された垂直同期信号
を得るため、映倫同期信号よりカウンタのカウント値で
決まる位相差で垂直同期信号を分離することができ、垂
直同期信号分離回路ごとのばらつきはクロック信号のば
らつきだけとなる。このばらつきはクロック信号周波数
を映像信号周波数の１００倍以上とすれば問題はない。
期信号の立ち下がり又は立ち上がりでクロック信号の計
数を開始して一定時間の経過を検出するカウンタと、該
カウンタが一定時間の経過を検出する度に前記映像同期
信号をサンプリングするＤ型フリップフロップとを設け
、Ｄ型フリップフロップ出力に分離された垂直同期信号
を得るため、映倫同期信号よりカウンタのカウント値で
決まる位相差で垂直同期信号を分離することができ、垂
直同期信号分離回路ごとのばらつきはクロック信号のば
らつきだけとなる。このばらつきはクロック信号周波数
を映像信号周波数の１００倍以上とすれば問題はない。
更に、デジタル的にサンプリングを行っているため従来
のようなノイズの問題も解決□で゛き、回路部品のばら
つき、温度などの条件を考慮せずとも正確な位相差で垂
直同期信号を・分離することが゛できるものである。
のようなノイズの問題も解決□で゛き、回路部品のばら
つき、温度などの条件を考慮せずとも正確な位相差で垂
直同期信号を・分離することが゛できるものである。
第１・図は従来のｉｌ直同期信号分離回路、第２図は第
１図の要部波形図、第８図と＠４−図は本発明の一実施
例を示し、第８図は本発明による垂直信号同期分離回路
構成図、第４図は第８図の要部波形図である。 ■・・・映像同期“信号、（５）・・・第１のＤ型フリ
ップフロップ、（７）・・−力つンタ、（８）・・・ク
ロック信号、（９）・・・リセット信号、四・・・第２
のＤ型フリップフロップ。 ■８・・・垂直同期信号 代理人 森本義弘 第１図 ７ 第２図
１図の要部波形図、第８図と＠４−図は本発明の一実施
例を示し、第８図は本発明による垂直信号同期分離回路
構成図、第４図は第８図の要部波形図である。 ■・・・映像同期“信号、（５）・・・第１のＤ型フリ
ップフロップ、（７）・・−力つンタ、（８）・・・ク
ロック信号、（９）・・・リセット信号、四・・・第２
のＤ型フリップフロップ。 ■８・・・垂直同期信号 代理人 森本義弘 第１図 ７ 第２図
Claims (1)
- １、 映像同期信号の立ち下がり又は立ち上がりでクロ
ック信号の計数を開始して一定時間の経過を検出するカ
ウンタと、核力りンタが一定時間の経過を検出する度に
前記映像同期信号をサンプリングするＤ型フリップフロ
ップとを設け、Ｄ型フリップフロップ出力に分離された
垂直同期信号を得ることを特徴とする垂直同期信号分離
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131762A JPS5833364A (ja) | 1981-08-21 | 1981-08-21 | 垂直同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131762A JPS5833364A (ja) | 1981-08-21 | 1981-08-21 | 垂直同期信号分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5833364A true JPS5833364A (ja) | 1983-02-26 |
| JPH0217984B2 JPH0217984B2 (ja) | 1990-04-24 |
Family
ID=15065573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56131762A Granted JPS5833364A (ja) | 1981-08-21 | 1981-08-21 | 垂直同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833364A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116911235A (zh) * | 2023-09-13 | 2023-10-20 | 电子科技大学 | 一种过采样自举开关隔离驱动采样保持电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5579575A (en) * | 1978-12-04 | 1980-06-16 | Philips Nv | Vertical synchronizing signal separating circuit for television |
| JPS5696579A (en) * | 1979-12-29 | 1981-08-04 | Sony Corp | Vertical synchronizing separation circuit |
-
1981
- 1981-08-21 JP JP56131762A patent/JPS5833364A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5579575A (en) * | 1978-12-04 | 1980-06-16 | Philips Nv | Vertical synchronizing signal separating circuit for television |
| JPS5696579A (en) * | 1979-12-29 | 1981-08-04 | Sony Corp | Vertical synchronizing separation circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116911235A (zh) * | 2023-09-13 | 2023-10-20 | 电子科技大学 | 一种过采样自举开关隔离驱动采样保持电路 |
| CN116911235B (zh) * | 2023-09-13 | 2023-12-22 | 电子科技大学 | 一种过采样自举开关隔离驱动采样保持电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0217984B2 (ja) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520394A (en) | Horizontal scanning frequency multiplying circuit | |
| US4054747A (en) | Data buffer | |
| JPS6128185B2 (ja) | ||
| JPS58121871A (ja) | 水平同期信号分離装置 | |
| JPS61152140A (ja) | デ−タ同期回路 | |
| JPH0311977Y2 (ja) | ||
| JPH0217984B2 (ja) | ||
| JPH0728787Y2 (ja) | ビデオデイスク再生装置のタイムベース補正回路 | |
| JPS6042957A (ja) | フレ−ム同期信号の検出回路 | |
| JPS6126871B2 (ja) | ||
| JPS6245336Y2 (ja) | ||
| JPS5955690A (ja) | バ−ストゲ−トパルス発生回路 | |
| JPS60142859U (ja) | 時間軸補正回路 | |
| JPS60106274A (ja) | ディジタル垂直同期装置 | |
| JPH057136A (ja) | 信号発生装置 | |
| JPS5815237U (ja) | 同期装置 | |
| JPS63246991A (ja) | バ−ストゲ−トパルス発生回路 | |
| JPH0418485B2 (ja) | ||
| JPH0267814A (ja) | 電子スチルカメラの同期信号発生装置 | |
| JPH0415677B2 (ja) | ||
| JPH0224051B2 (ja) | ||
| JPS6040149U (ja) | ビツト同期ｐｌｌ用位相比較器 | |
| JPH01168117A (ja) | 誤りパルス除去回路 | |
| JPH0462217B2 (ja) | ||
| JPS58175469U (ja) | 位相差測定装置 |