JPS5833740A - デイジタル入力回路における混触検出方式 - Google Patents
デイジタル入力回路における混触検出方式Info
- Publication number
- JPS5833740A JPS5833740A JP56131482A JP13148281A JPS5833740A JP S5833740 A JPS5833740 A JP S5833740A JP 56131482 A JP56131482 A JP 56131482A JP 13148281 A JP13148281 A JP 13148281A JP S5833740 A JPS5833740 A JP S5833740A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- contact
- turned
- input circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理装置の入力回路において、入力信号間
の混触を検出する混触検出方式に関する。
の混触を検出する混触検出方式に関する。
一般に、情報処理装置では装置の外部からの入力信号を
入力回路部を介して中央処理装置に取込み・中央処理装
置にて所定の論、理演算を行ない、演算結果を出力部へ
出力するという動作を行なっている。この場合、入力信
号は１つの入力接点と対応しており、したがって入力信
号間の混触が生ずると、入力接点の動作と中央ＩＪＩＪ
ｉ理装置側で取込んだ入力信号とが対応しな（なる。こ
の現象は入力信号が誤まったことと見掛上同じであり、
演算処理の結果も誤まるごとになる。
入力回路部を介して中央処理装置に取込み・中央処理装
置にて所定の論、理演算を行ない、演算結果を出力部へ
出力するという動作を行なっている。この場合、入力信
号は１つの入力接点と対応しており、したがって入力信
号間の混触が生ずると、入力接点の動作と中央ＩＪＩＪ
ｉ理装置側で取込んだ入力信号とが対応しな（なる。こ
の現象は入力信号が誤まったことと見掛上同じであり、
演算処理の結果も誤まるごとになる。
このような、混触は初期の配線時のミスによるものが殆
んどであるが、絶縁劣化等による混触の発生の恐れも多
いので、その接続状態が随時確認されることが望ましい
。
んどであるが、絶縁劣化等による混触の発生の恐れも多
いので、その接続状態が随時確認されることが望ましい
。
第１図はかかる入力回路の従来例を示す回路図で、Ｎ（
ｊＸｍ）個の入力信号を入力するのに！＋ｍ個の７オト
カプラを使用した共迩絶縁形のディジタル入力回路であ
る。
ｊＸｍ）個の入力信号を入力するのに！＋ｍ個の７オト
カプラを使用した共迩絶縁形のディジタル入力回路であ
る。
同図において１Ｒ８，〜Ｒｓ、、は電流制限用抵抗、Ｂ
ＤＨ〜Ｂ Ｄ ｔｓおよびＢＳ、 〜Ｂ８．．はゲー
ト作用をするダイオードで、ダイオードＢＤ、。〜ＢＤ
ｌ、によって入力信号の供給ルートを、またＢＳ、、〜
Ｂ８ｍ。
ＤＨ〜Ｂ Ｄ ｔｓおよびＢＳ、 〜Ｂ８．．はゲー
ト作用をするダイオードで、ダイオードＢＤ、。〜ＢＤ
ｌ、によって入力信号の供給ルートを、またＢＳ、、〜
Ｂ８ｍ。
によって入力信号側路ルートを形成する。Ｒ＠、〜Ｒ，
１，Ｒ＠、〜Ｒ１，は抵抗、Ｃ・〜Ｃ１はコンデンサで
、これらによってそれぞれフィルタＦ・〜Ｆ、が彫或さ
れている。ＰＨＤ、〜ＰＨＤ島は端子り、〜Ｄ、を介し
て中央処理装置のデータバスへ信号を伝達するための７
オトカプラである０また。ｖｇ、、ｖｉ・および■ＰＩ
は入力回路用電源、ＤＢ・〜ＤＢ、はデータバス、ＰＨ
８゜、ＰＨ８，は入力線り６．〜Ｌ、、 、 Ｌ、、〜
Ｌ□上の入力信号群ｌＮ５Ｇｏ、ｌＮ５Ｇｔを選択する
ための７オシカプラ１８・、ＳＩは信号群選択用パルス
、Ｉ。
１，Ｒ＠、〜Ｒ１，は抵抗、Ｃ・〜Ｃ１はコンデンサで
、これらによってそれぞれフィルタＦ・〜Ｆ、が彫或さ
れている。ＰＨＤ、〜ＰＨＤ島は端子り、〜Ｄ、を介し
て中央処理装置のデータバスへ信号を伝達するための７
オトカプラである０また。ｖｇ、、ｖｉ・および■ＰＩ
は入力回路用電源、ＤＢ・〜ＤＢ、はデータバス、ＰＨ
８゜、ＰＨ８，は入力線り６．〜Ｌ、、 、 Ｌ、、〜
Ｌ□上の入力信号群ｌＮ５Ｇｏ、ｌＮ５Ｇｔを選択する
ための７オシカプラ１８・、ＳＩは信号群選択用パルス
、Ｉ。
〜■・、およびｉｔｓ〜Ｉｎは入力接点、Ｄｌ、〜Ｄｒ
、、。
、、。
ＤＩ、、〜ＤＩｉ、は入力端子である。
ＷＩＪｗ！Ｊニオイテ、信号ｐＩＮ８ＧＯ，ｌＮ８Ｇｘ
Ｉ）ｎ遍択時は、信号群選択用パルスＳ・ｔＳ＋はとも
に′″１”で、したがって７オトカプラＰＨ８・、ｐｕ
ｓｌはともにオン状態にある。このため、入カ信号接点
Ｉ軸〜ＩＩＩが閉じても箋゛該信号電流はＲ８〜→Ｂ８
〜→ＰＨ８〜→ｖｇ〜へ流れてデータバスＤＢ〜、フォ
トカプラＰＨＤ−傭へは流れない。一方１信号読取時に
は図示されない中央処理装置によって信号群選択用パル
スＳ＠またはＳＩが＠０″にされるので１フオトカプラ
ＰＨ８゜またはＰＨ８，のいずれかがオフ状態となり、
入力信号はＲ８〜→ＢＤ〜→ＤＢ〜→Ｆ〜→ＰＨＤ〜→
ＶＥ、へ流れ、端子り、〜Ｄ、に信号が現われる。
Ｉ）ｎ遍択時は、信号群選択用パルスＳ・ｔＳ＋はとも
に′″１”で、したがって７オトカプラＰＨ８・、ｐｕ
ｓｌはともにオン状態にある。このため、入カ信号接点
Ｉ軸〜ＩＩＩが閉じても箋゛該信号電流はＲ８〜→Ｂ８
〜→ＰＨ８〜→ｖｇ〜へ流れてデータバスＤＢ〜、フォ
トカプラＰＨＤ−傭へは流れない。一方１信号読取時に
は図示されない中央処理装置によって信号群選択用パル
スＳ＠またはＳＩが＠０″にされるので１フオトカプラ
ＰＨ８゜またはＰＨ８，のいずれかがオフ状態となり、
入力信号はＲ８〜→ＢＤ〜→ＤＢ〜→Ｆ〜→ＰＨＤ〜→
ＶＥ、へ流れ、端子り、〜Ｄ、に信号が現われる。
ここで１同図の点ｉ１ＡまたはＢで示されるように同一
群内（端子Ｄ１．とＤＩ＠、との間）１１ｒたは群間に
またがって（端子−ＤＩｏａとＤＩ、、との間）混触が
生じているものとする。この場合、従来は入力接点Ｉ・
。〜Ｌｓを１接点ずつ順次オンさせるか、あるいは端子
Ｄ１．〜ＤＩ、、のｌポイント毎に模擬信号を順次印加
して、オンにしだ入力信号ライン以外に信号が無いこと
を端子Ｄ・〜Ｄ、を介して検出する方法が採られている
。この方法によると、８個の入力信号ラインをチェック
するのに８回のテスト入力の印加と♂個の信号のチェッ
クとが必要である。
群内（端子Ｄ１．とＤＩ＠、との間）１１ｒたは群間に
またがって（端子−ＤＩｏａとＤＩ、、との間）混触が
生じているものとする。この場合、従来は入力接点Ｉ・
。〜Ｌｓを１接点ずつ順次オンさせるか、あるいは端子
Ｄ１．〜ＤＩ、、のｌポイント毎に模擬信号を順次印加
して、オンにしだ入力信号ライン以外に信号が無いこと
を端子Ｄ・〜Ｄ、を介して検出する方法が採られている
。この方法によると、８個の入力信号ラインをチェック
するのに８回のテスト入力の印加と♂個の信号のチェッ
クとが必要である。
また、混触の発生は上述したように初期時以外にも発生
するので１任意のタイミングでテストできるようにする
ことが望ましい。
するので１任意のタイミングでテストできるようにする
ことが望ましい。
本発明は上記に鑑みなされたもので、信号印加回数およ
びチェック回数をより少なくするとともに、任意のタイ
ミングで検出が可能な混触検出方式を提供することを目
的とするものである。
びチェック回数をより少なくするとともに、任意のタイ
ミングで検出が可能な混触検出方式を提供することを目
的とするものである。
上記の目的は、この発明によれば、ディジタル入力回路
に該回路用電源のオン、オフ切替手段と、入力線群毎に
試験用擬似信号を供給する第１の擬似信号供給手段と、
群内の各１本の、入力線にそれぞれ試験用擬似信号を供
給する第２の擬似信号供給手段とを設け、前記切替手段
にて前記電源をオフにした状態で入力線群選択信号と前
記第１または第２の試験用擬似信号とを組み合わせて与
えることにより人力線間の混触を検出しうるようにして
達成される。
に該回路用電源のオン、オフ切替手段と、入力線群毎に
試験用擬似信号を供給する第１の擬似信号供給手段と、
群内の各１本の、入力線にそれぞれ試験用擬似信号を供
給する第２の擬似信号供給手段とを設け、前記切替手段
にて前記電源をオフにした状態で入力線群選択信号と前
記第１または第２の試験用擬似信号とを組み合わせて与
えることにより人力線間の混触を検出しうるようにして
達成される。
以下、本発明の実施例を図面を参照して説明する。
第２Ｗｌは本発明の実施例を示す回路図である〇第２図
からも明らかなように１本発明の回路は第１図の従来回
路とは入力回路用電源ＷＥ□のオン。
からも明らかなように１本発明の回路は第１図の従来回
路とは入力回路用電源ＷＥ□のオン。
オフを行なうフォトカプラＰＨＰ、各久方信号線群毎に
試験Ｉ＠疑似信号をＦｕｊｌＥｒする７オトカプテＰＨ
ＨＴ、、ＰＨＨＴ、および群内の入力線の各１本ずつに
それぞれ試験用擬似信号を発生する７オシカプラＰＨＶ
Ｔ・〜ＰＨＶＴ、を設けた点において興なっている。ま
た、■Ｔ、〜ＶＴ、は各入力信号線のＯ−”３１１目（
Ｌ、〜Ｌ、、 、 Ｌ、、〜Ｌ１．）に並列に模擬入力
信号を印加するために与えられるテス）（試験）信号：
ＨＴ・〜ＨＴ、は各入力１群毎に模擬入力信号を印加す
るために与えられるテスト（試験）信号、ＢＶＴ、。〜
ＢＶＴ、、 、 ＢＨＴ、。〜ＢＨＴ、、は廻り込み防
止用のダイオードで、通常時の動作は第１ ｖＡｆ）９
合と全く同様である。
試験Ｉ＠疑似信号をＦｕｊｌＥｒする７オトカプテＰＨ
ＨＴ、、ＰＨＨＴ、および群内の入力線の各１本ずつに
それぞれ試験用擬似信号を発生する７オシカプラＰＨＶ
Ｔ・〜ＰＨＶＴ、を設けた点において興なっている。ま
た、■Ｔ、〜ＶＴ、は各入力信号線のＯ−”３１１目（
Ｌ、〜Ｌ、、 、 Ｌ、、〜Ｌ１．）に並列に模擬入力
信号を印加するために与えられるテス）（試験）信号：
ＨＴ・〜ＨＴ、は各入力１群毎に模擬入力信号を印加す
るために与えられるテスト（試験）信号、ＢＶＴ、。〜
ＢＶＴ、、 、 ＢＨＴ、。〜ＢＨＴ、、は廻り込み防
止用のダイオードで、通常時の動作は第１ ｖＡｆ）９
合と全く同様である。
したがって、ｍ１ＷＩについて説明したと同様に端子Ｄ
１．とＤＩ、、 （点線Ａ参ｍ＞または端子ＤＩ・とＤ
Ｉ、・（点線Ｂ参照）において混触が生じている場合の
混触検出動作について、以下に説明する。
１．とＤＩ、、 （点線Ａ参ｍ＞または端子ＤＩ・とＤ
Ｉ、・（点線Ｂ参照）において混触が生じている場合の
混触検出動作について、以下に説明する。
まず１電源投入用フォトカプッＰＨＰ、群選択用フォト
カプラＰＨ８，、ＰＨ８い詳対応の模擬信号印加用７オ
トカプラＰＨＨＴ、、ＰＨＨＴＩをすべてオフにした状
態で入力線対応の模擬信号印加用７オトカプラＰＨＶＴ
、〜ＰＨＶＴｓを順次 １つずつオンにして端子Ｄ・〜
Ｄｓの出力を読取る０混触が生じていなければ、フォト
カプラＰＨＶＴ、がオンしたとき対応する端子り、〜Ｄ
、の所定の端子り、のみが＠１”で、その他の端子は＠
０”となるが、ここでは端子ＤＩＨとＩＨ・、との間で
混触が生じているので、端子り、たけてなく端子り亀も
′″１′″となる０會た、フォトカプラＰＨＶＴ、がオ
ンになったときも同様にして、端子り、のみが１１”で
あるべきところ、端子りゆも”１”となる０しかし、こ
の１１では混触が群内だけで生じているものか、あるい
は群間にまたがっているものであるかの区別ができない
の′で、さらに次のようにする。
カプラＰＨ８，、ＰＨ８い詳対応の模擬信号印加用７オ
トカプラＰＨＨＴ、、ＰＨＨＴＩをすべてオフにした状
態で入力線対応の模擬信号印加用７オトカプラＰＨＶＴ
、〜ＰＨＶＴｓを順次 １つずつオンにして端子Ｄ・〜
Ｄｓの出力を読取る０混触が生じていなければ、フォト
カプラＰＨＶＴ、がオンしたとき対応する端子り、〜Ｄ
、の所定の端子り、のみが＠１”で、その他の端子は＠
０”となるが、ここでは端子ＤＩＨとＩＨ・、との間で
混触が生じているので、端子り、たけてなく端子り亀も
′″１′″となる０會た、フォトカプラＰＨＶＴ、がオ
ンになったときも同様にして、端子り、のみが１１”で
あるべきところ、端子りゆも”１”となる０しかし、こ
の１１では混触が群内だけで生じているものか、あるい
は群間にまたがっているものであるかの区別ができない
の′で、さらに次のようにする。
すなわち、まず７オトカプラＰＨＰ、ＰＨＶＴ＊〜ＰＨ
ＶＴａ ＊ｔ ’、ＰＨＨＴ、を＃ ントＬ ｓ ＰＨ
８ｍをオフ、ＰＨ８，をオンとすることにより入力ｓ
＃ ：Ｌ軸〜１Ｌａｓを選択して端子Ｄ・〜Ｄ、に現わ
れる信号を監視し１次いで上記と同様にしてフォトカプ
ラＰＨ８，をオン、ＰＨ８，をオフとして端子Ｄ・〜Ｄ
、に現われる信号を監視する。これによって、端子ＤＩ
軸とＤＩ引のように同一人カ纏群し＠〜Ｌ＠、内にのみ
混触が生じている場合は、他の群り、・〜Ｌｌ。
ＶＴａ ＊ｔ ’、ＰＨＨＴ、を＃ ントＬ ｓ ＰＨ
８ｍをオフ、ＰＨ８，をオンとすることにより入力ｓ
＃ ：Ｌ軸〜１Ｌａｓを選択して端子Ｄ・〜Ｄ、に現わ
れる信号を監視し１次いで上記と同様にしてフォトカプ
ラＰＨ８，をオン、ＰＨ８，をオフとして端子Ｄ・〜Ｄ
、に現われる信号を監視する。これによって、端子ＤＩ
軸とＤＩ引のように同一人カ纏群し＠〜Ｌ＠、内にのみ
混触が生じている場合は、他の群り、・〜Ｌｌ。
傭から信号が生じないことで識別が可能であり、また端
子Ｄ１．とＤＩ、、のように混触が群間に亥たがる場合
は、フォトカプラＰＨ８，、ＰＨ８，の選択の如何にか
かわらずともに出方が得られることから識別が可能とな
る。
子Ｄ１．とＤＩ、、のように混触が群間に亥たがる場合
は、フォトカプラＰＨ８，、ＰＨ８，の選択の如何にか
かわらずともに出方が得られることから識別が可能とな
る。
さらに、フォトカプラＰＨＨＴ、のがゎりにＰＨＨＴ、
をオンにして、フォトカプラＰＨ８，ｌたはＰＨ８、を
遣訳することによって、入力線＃Ｌｎ〜Ｌ、。
をオンにして、フォトカプラＰＨ８，ｌたはＰＨ８、を
遣訳することによって、入力線＃Ｌｎ〜Ｌ、。
内にのみ生じる混触または群間にまたがる混触を検出す
ることができる。
ることができる。
なお、端子り、〜Ｄ、にその都度現われる信号は図示さ
れないデータバスを介して中央処理装置に与えられ、験
処履装筺にて所定の判断が行われるものである。
れないデータバスを介して中央処理装置に与えられ、験
処履装筺にて所定の判断が行われるものである。
以上のように、本発明によれば＼安価な部品を使用した
簡単なテスト回路を入力回路部へ追加すること、および
模擬人力信号の状態を検知してテスト結果を判断する機
能を中央処理装置側に追加することにより、少ない試験
回数で高速にかつ任意のタイミングで随時混触の検出を
行なうことが可能となる。
簡単なテスト回路を入力回路部へ追加すること、および
模擬人力信号の状態を検知してテスト結果を判断する機
能を中央処理装置側に追加することにより、少ない試験
回数で高速にかつ任意のタイミングで随時混触の検出を
行なうことが可能となる。
中央処理装置側の機能動作は、一般にはソフトウェアに
よって処理されており、本発明を実現する追加１１１１
もこび７トウエアーごχ処理することができるので、特
別なハードウェアの追加は不要である。
よって処理されており、本発明を実現する追加１１１１
もこび７トウエアーごχ処理することができるので、特
別なハードウェアの追加は不要である。
なお、上記の実施例では入力信号線数を４本とし、これ
を２群設けるようにしたが、この数に限定されるもので
はなく、また擬似信号発生手段（ＰＨＨＴ＊ 、 ＰＨ
ＨＴ、 、 ＰＨＶＴ＊ 〜ＰＨＶＴｓ ） オヨＵ電
源切替回路（ＰＨＰ ）等を入力回路外（外部の試験器
等）に設けることも可能である。
を２群設けるようにしたが、この数に限定されるもので
はなく、また擬似信号発生手段（ＰＨＨＴ＊ 、 ＰＨ
ＨＴ、 、 ＰＨＶＴ＊ 〜ＰＨＶＴｓ ） オヨＵ電
源切替回路（ＰＨＰ ）等を入力回路外（外部の試験器
等）に設けることも可能である。
第１ｗＪはディジタル入力回路の従来例を示す回路図、
第２図は本発明の実施例を示す回路図である。 符号説明 ＶＥ、、 、 ＶＥ、 、 ＶＰ＠ ・−相入力１ｆｊ
ｌＮ電１１ 、 ｌＮ５Ｇｏ 。 ｌＮ８Ｇ１・・・・・・入カ信号群＼Ｉ軸〜Ｉ１１ ”
曲久方信号接点、Ｌｏ、〜Ｌ３．・・・・・・入力信号
線、Ｒ８＠〜Ｒ８，１Ｒ引〜Ｒ，、、Ｒ＠、 〜１’Ｌ
、、 ＊・・−・抵抗、ＢＤ、〜ＢＤ１．。 ＢＳ、〜ＢＳ０． 、 ＢＩＴ、〜ＢＨＴ、、 、 Ｂ
ＶＴ’＊ｅ〜ＢＶＴ１．・・曲ダイオード、Ｃ０〜Ｃ８
・四・コンデンサ、Ｆ、〜Ｆ１・・・・・ノイズフィル
タ、Ｄ、〜Ｄ、、ＤＩ。 〜ＤＩ０・・・・・・［−１ＤＢ、〜ＤＢ、・・曲デー
タバス、ＰＨＰ、ＰＨＨＴ、、ｐＨＨ凱、ＰＨＶＴ、〜
ＰＨＶＴ、、ＰＨ８，、ＰＨＤ、〜ＰＨＤ、曲・・フォ
トカプラ代理人 弁理士 並 木 昭 夫 代理人 媚士 松 崎 清
第２図は本発明の実施例を示す回路図である。 符号説明 ＶＥ、、 、 ＶＥ、 、 ＶＰ＠ ・−相入力１ｆｊ
ｌＮ電１１ 、 ｌＮ５Ｇｏ 。 ｌＮ８Ｇ１・・・・・・入カ信号群＼Ｉ軸〜Ｉ１１ ”
曲久方信号接点、Ｌｏ、〜Ｌ３．・・・・・・入力信号
線、Ｒ８＠〜Ｒ８，１Ｒ引〜Ｒ，、、Ｒ＠、 〜１’Ｌ
、、 ＊・・−・抵抗、ＢＤ、〜ＢＤ１．。 ＢＳ、〜ＢＳ０． 、 ＢＩＴ、〜ＢＨＴ、、 、 Ｂ
ＶＴ’＊ｅ〜ＢＶＴ１．・・曲ダイオード、Ｃ０〜Ｃ８
・四・コンデンサ、Ｆ、〜Ｆ１・・・・・ノイズフィル
タ、Ｄ、〜Ｄ、、ＤＩ。 〜ＤＩ０・・・・・・［−１ＤＢ、〜ＤＢ、・・曲デー
タバス、ＰＨＰ、ＰＨＨＴ、、ｐＨＨ凱、ＰＨＶＴ、〜
ＰＨＶＴ、、ＰＨ８，、ＰＨＤ、〜ＰＨＤ、曲・・フォ
トカプラ代理人 弁理士 並 木 昭 夫 代理人 媚士 松 崎 清
Claims (1)
- 入力信号接点を含み、所定本数ずつに群分けされた入力
線群を共逓線に対して複数脚並列に接続し、入力接点用
電源の供給と処理装置からの入力線群選択信号とを受け
て前記接点信号を共遍線を介して処理装置へ供給するよ
うにしたディジタル入力回路において、入力接点用電源
のオン、オフ切替手段と、入力線群毎に試験用擬似信号
を供給する第１ｆＪｌ似信号供給手段と、群内の各１本
の入力線にそれぞれ試験用擬似信号を供給する第２の擬
似信号供給手段とを設け、前記切替手段にて入力接点用
電源をオフにした状態で、入力線群選択信号と前記第１
または第２の擬似信号供給手段からの試験用擬似信号と
を組み合わせて与えることにより入力回路の混触を検出
しうるようにしたことを特徴とするディジタル入力回路
における混触検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131482A JPS5833740A (ja) | 1981-08-24 | 1981-08-24 | デイジタル入力回路における混触検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131482A JPS5833740A (ja) | 1981-08-24 | 1981-08-24 | デイジタル入力回路における混触検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5833740A true JPS5833740A (ja) | 1983-02-28 |
| JPS6150351B2 JPS6150351B2 (ja) | 1986-11-04 |
Family
ID=15059004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56131482A Granted JPS5833740A (ja) | 1981-08-24 | 1981-08-24 | デイジタル入力回路における混触検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833740A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4666370B2 (ja) * | 2005-11-30 | 2011-04-06 | 株式会社京三製作所 | 接点入力装置 |
| JP4711303B2 (ja) * | 2006-02-03 | 2011-06-29 | 株式会社京三製作所 | 接点入力装置 |
-
1981
- 1981-08-24 JP JP56131482A patent/JPS5833740A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6150351B2 (ja) | 1986-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4692691A (en) | Test system for keyboard interface circuit | |
| JPS6088370A (ja) | 論理回路 | |
| US4714826A (en) | Apparatus and method for testing outputs of logic circuits by modulating optical sequals | |
| JPS6150351B2 (ja) | ||
| JPS6014549B2 (ja) | Ｉ／ｎ検査方法 | |
| JPH0297115A (ja) | タイマテスト方式 | |
| JP2633692B2 (ja) | 半導体試験方法 | |
| JPH04282477A (ja) | 論理回路の故障診断方式 | |
| JP2547721B2 (ja) | デバイス選択回路検定方式 | |
| JPS6243579A (ja) | 集積論理回路装置 | |
| JPS6150352B2 (ja) | ||
| JPS6378695A (ja) | 回線接続装置 | |
| SU869052A1 (ru) | Устройство дл контрол последовательности импульсов | |
| JPS6239786B2 (ja) | ||
| JP2501202B2 (ja) | 論理回路診断方法 | |
| SU1236474A2 (ru) | Устройство управлени | |
| US4553088A (en) | Wiring pair reversal detector | |
| SU1411754A1 (ru) | Устройство дл контрол логических блоков | |
| JPH02128462A (ja) | 半導体集積回路装置 | |
| JPH0642277Y2 (ja) | 情報入力装置 | |
| JPS593270A (ja) | スイツチ回路の断線検査装置 | |
| JPH01152522A (ja) | コンピュータシステムにおける周辺装置番号付与機構 | |
| JPS59191943A (ja) | ケ−ブル未接続検出方式 | |
| JPH0352036A (ja) | 擬似障害回路 | |
| GB2093235A (en) | Improvements in or relating to circuit arrangements for simulating peripheral units of electronic processors |