JPS5833800A - ロ−タリエンコ−ダデ−タ入力回路 - Google Patents
ロ−タリエンコ−ダデ−タ入力回路Info
- Publication number
- JPS5833800A JPS5833800A JP13149681A JP13149681A JPS5833800A JP S5833800 A JPS5833800 A JP S5833800A JP 13149681 A JP13149681 A JP 13149681A JP 13149681 A JP13149681 A JP 13149681A JP S5833800 A JPS5833800 A JP S5833800A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rotary encoder
- signal
- processing device
- change point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶対値形のロータリエンコーダからの角度デ
ータをコンピュータ等のデータ処理装置に入力するため
のロータリエンコーダデータ入力回路に関すゐものであ
る。
ータをコンピュータ等のデータ処理装置に入力するため
のロータリエンコーダデータ入力回路に関すゐものであ
る。
従来から、絶対値形のロータリエンコーダを自動化機械
等の力五軸等に接続し、その角度データをコンピュータ
等で読み取９、轟諌自動化機械等を制御することは広く
行われている。
等の力五軸等に接続し、その角度データをコンピュータ
等で読み取９、轟諌自動化機械等を制御することは広く
行われている。
第１図は、従来のロータリエンコーダデータ入力回路の
一例のブロック図である。
一例のブロック図である。
この従来例は、絶対値形のロータリエンコーダ１０の出
力（角度データ）を、コンピュータ３０からのストロー
ブ信号８ＴＢＫより、レジスタ２０に記憶させ、これを
コンピュータ３０で読み取るものである。
力（角度データ）を、コンピュータ３０からのストロー
ブ信号８ＴＢＫより、レジスタ２０に記憶させ、これを
コンピュータ３０で読み取るものである。
この場合、ロータリエンコーダ１０は、例えば、その出
力が１°単位０２進化１０進数表現の並列データ形式の
ものであると、各１０本のデータ線ＤＴＬ１．ＤＴＬ２
（全角度０〜３６００について、その−位、中位の１
０進数字０〜９に対して各４ビツト、その百位の１０進
数字０〜３に対して８ビツト、合計１０ビツト）を必要
とする。
力が１°単位０２進化１０進数表現の並列データ形式の
ものであると、各１０本のデータ線ＤＴＬ１．ＤＴＬ２
（全角度０〜３６００について、その−位、中位の１
０進数字０〜９に対して各４ビツト、その百位の１０進
数字０〜３に対して８ビツト、合計１０ビツト）を必要
とする。
し友がって、上述のごとく、そのデータをコンピュータ
３０かう非同期でレジスタ２０にツツテさせ九場合にお
いて、たまたま、データの変化時にラッチさせたときは
、データＩＩＤＴＬＩ。
３０かう非同期でレジスタ２０にツツテさせ九場合にお
いて、たまたま、データの変化時にラッチさせたときは
、データＩＩＤＴＬＩ。
ＤＴＬ２の各データの変化時点に若干の変動があるので
、コンピュータ３０が過渡的な具常値を読み取ってしま
うおそれがある。
、コンピュータ３０が過渡的な具常値を読み取ってしま
うおそれがある。
これを防ぐためには、従来、−例として、コンピュータ
３ｏは、角度データを連続的に３回読み取り、それらの
筐の合】性を調べてデータの正常性を確認するようにし
ていた。
３ｏは、角度データを連続的に３回読み取り、それらの
筐の合】性を調べてデータの正常性を確認するようにし
ていた。
これは、コンピュータ３０のソフトウェアを必要以上に
繁雑にし、その効率がよくなく、また、上記正常性の確
認も、必ずしも確実なものであるという保証が得られる
ものではなかった。
繁雑にし、その効率がよくなく、また、上記正常性の確
認も、必ずしも確実なものであるという保証が得られる
ものではなかった。
本発明の目的は、上記した従来技術の欠点をなくシ、コ
ンビエータ等のデータ処理装置に対して常に正常な角度
データを入力させ、そのソフトウェアを簡略化させるこ
とができるロータリエンコーダ入力回路を提供すること
Ｋある。。
ンビエータ等のデータ処理装置に対して常に正常な角度
データを入力させ、そのソフトウェアを簡略化させるこ
とができるロータリエンコーダ入力回路を提供すること
Ｋある。。
本発明の特徴は、絶対値形のロータリエンコーダからの
角度データをデータラッチ信号によっての変化点を当該
最下位ビットの変化から検出してデータ変化点信号を出
力するデータ変化点検出回路と、上記データ変化点信号
を所定時間だけ遅延させたものとデータ処理装置からの
データ非取込中信号とから上記レジスタおよびデータ処
理装置に対するデータラッチ信号を作成・送出するデー
タラッチ回路とから構成したロータリエンコーダデータ
入力回路にある。
角度データをデータラッチ信号によっての変化点を当該
最下位ビットの変化から検出してデータ変化点信号を出
力するデータ変化点検出回路と、上記データ変化点信号
を所定時間だけ遅延させたものとデータ処理装置からの
データ非取込中信号とから上記レジスタおよびデータ処
理装置に対するデータラッチ信号を作成・送出するデー
タラッチ回路とから構成したロータリエンコーダデータ
入力回路にある。
これを要するに、角度データの変化点付近では、上記デ
ータラッチ信号によってデータ処理装置から角度データ
の読１ＩＬｎを行わないようＫせしめるとともに、デー
タ処理装置が角度データの読取りを行っているときには
、その完了まで上記データラッチ信号を発生せしめず、
轟咳読ＪｉＪ）中に角度データの筐が変化しないように
することにより、角度データの変化点Ｄビット変動によ
る読取シ誤りをなくそうとするものである。
ータラッチ信号によってデータ処理装置から角度データ
の読１ＩＬｎを行わないようＫせしめるとともに、デー
タ処理装置が角度データの読取りを行っているときには
、その完了まで上記データラッチ信号を発生せしめず、
轟咳読ＪｉＪ）中に角度データの筐が変化しないように
することにより、角度データの変化点Ｄビット変動によ
る読取シ誤りをなくそうとするものである。
以下、本発明の実施例を図に基づいて説明すｂ・第２図
は、本発＠に係るロータリエンコーダデータ入力回路の
一実施例のブロック図 第３図は、そのタイムチャート
、第４図は、データ処理装置における角度データ読取り
の一実施例のフローチャートである。
は、本発＠に係るロータリエンコーダデータ入力回路の
一実施例のブロック図 第３図は、そのタイムチャート
、第４図は、データ処理装置における角度データ読取り
の一実施例のフローチャートである。
係るシ七；４４坤り単安蝋マルチパイフレータ、２３は
、同オアゲート、２４は、データラッチ回路に係る遅延
回路、２５は、同フリップフロップ、２６は、同オアゲ
ート、２７は、同遅延回路、２８は、同単安定マルチバ
イブレータ、３Ｇは、データ処理装置である。
、同オアゲート、２４は、データラッチ回路に係る遅延
回路、２５は、同フリップフロップ、２６は、同オアゲ
ート、２７は、同遅延回路、２８は、同単安定マルチバ
イブレータ、３Ｇは、データ処理装置である。
まず、−例として、ロータリエンコーダ１０の角度デー
タの一位が６°、７−８°、９’、 Ｏ’＆変化すると
、その２進データｂ、ｂ、ｂ、ｂ・は、第３図に示すど
と（、＠０１１０”、″０１１１”。
タの一位が６°、７−８°、９’、 Ｏ’＆変化すると
、その２進データｂ、ｂ、ｂ、ｂ・は、第３図に示すど
と（、＠０１１０”、″０１１１”。
＠１０００’、” １００１’、” ０００Ｇ’ と＆
（ｌる。
（ｌる。
データ変化点検出回路の単安定マルチノくイブレーク２
１．２２は、その最下位ビット（Ｌ８Ｂ）のデータの前
縁（立上り）、後縁（立下プ）で、それぞれ、トリガさ
れて所定時間長のパルス信号を発生する。
１．２２は、その最下位ビット（Ｌ８Ｂ）のデータの前
縁（立上り）、後縁（立下プ）で、それぞれ、トリガさ
れて所定時間長のパルス信号を発生する。
このパルス信号は、オアゲート２３を通ってデータ変化
点信号ＤＥＴ （Ｄａ −Ｄａ 、Ｄａ −Ｄａ）とな
って出力される。
点信号ＤＥＴ （Ｄａ −Ｄａ 、Ｄａ −Ｄａ）とな
って出力される。
このデータ変化点信号ＤＥＴは、データラッチ回路の遅
延回路２４によシ、例えば、第３図の破線で囲んだ部分
子Ｆに示すごとく、角度データが７０から８°に変化す
る際のように各ビットｈ。
延回路２４によシ、例えば、第３図の破線で囲んだ部分
子Ｆに示すごとく、角度データが７０から８°に変化す
る際のように各ビットｈ。
〜ｂ、の変化に時間的変動があるので、全ビットｂ・〜
ｂｓが安定する壕での所定時間ｔだけ遅延される。
ｂｓが安定する壕での所定時間ｔだけ遅延される。
この遅延され九信号によって７リツプ７０ツブ２８がセ
ットされ、その出力Ｑとデータ処理装置３０からのデー
タ非取込中信号ＲＤとのアンドがアンドゲート２６でと
られる。
ットされ、その出力Ｑとデータ処理装置３０からのデー
タ非取込中信号ＲＤとのアンドがアンドゲート２６でと
られる。
アンドゲート２６の出力は、データラッチ信号ＬＣＨと
なってレジスタ２０のクロック端子ＣＫに入力される。
なってレジスタ２０のクロック端子ＣＫに入力される。
これによｐルジスタ２０は、そのデータ記憶内容Ｂｓ
Ｂｅ Ｂｒ Ｂｅがロータリエンコーダ１０の安定化後
のデー−となるようにラッチされる。
Ｂｅ Ｂｒ Ｂｅがロータリエンコーダ１０の安定化後
のデー−となるようにラッチされる。
一方、アンドゲート２６の出力は、遅延回路２７、単安
定マルチバイブレータ２Ｂを通り、上記出力（データラ
ッチ信号ＬＣＨ）がレジスタ２０のデータラッチをする
のく必要な時間を経過し魁Ｌツリツブフロップ２Ｓをリ
セットさせる。
定マルチバイブレータ２Ｂを通り、上記出力（データラ
ッチ信号ＬＣＨ）がレジスタ２０のデータラッチをする
のく必要な時間を経過し魁Ｌツリツブフロップ２Ｓをリ
セットさせる。
すなわち、データラッチ信号ＬＣＨは、必要な時間長の
パルス信号Ｌ＋ −Ｌｍ 、 Ｌｓ −Ｌａｏのごとき
ものとなる。
パルス信号Ｌ＋ −Ｌｍ 、 Ｌｓ −Ｌａｏのごとき
ものとなる。
データラッチ信号ＬＣＨは、データ処理装置３０にも常
時入力されでいるので、データ処理装置３０は、角度デ
ータをレジスタ２０かも読取るときには、まず、データ
ラッチ信号ＬＣＨがある１Ｆを低レベル（＠Ｌ”）Ｋし
九優（同図ブロック４１）、角度データの読取り管行い
（同図ブロック４ｚ）、それが完了すると、再び、デー
タ非取込中信号π下を高レベル（＠Ｈ”）ＫＬ（同図こ
ｏｒｉｎ、データラッチ−路では、例えは、第３１１に
おいてデータ非取込中信号ＲＤが１Ｌ′となっているＯ
で、データ変化点検出信号Ｄｓが発生して所定時間ｔｔ
経過してｔｌこの間はアンドゲート２６が閉じられてお
９、データラッチ信号ＬＣＨ（Ｌｍ ）は、データ非取
込中信号ＲＤが＠Ｈ＃と亀ってから（データ処理装置３
０の角度デー−〇読取シー終了してから）第３図に示す
ごとく送出され、レジスタ２０に新しい角度データがラ
ッチ１れるようになっている。
時入力されでいるので、データ処理装置３０は、角度デ
ータをレジスタ２０かも読取るときには、まず、データ
ラッチ信号ＬＣＨがある１Ｆを低レベル（＠Ｌ”）Ｋし
九優（同図ブロック４１）、角度データの読取り管行い
（同図ブロック４ｚ）、それが完了すると、再び、デー
タ非取込中信号π下を高レベル（＠Ｈ”）ＫＬ（同図こ
ｏｒｉｎ、データラッチ−路では、例えは、第３１１に
おいてデータ非取込中信号ＲＤが１Ｌ′となっているＯ
で、データ変化点検出信号Ｄｓが発生して所定時間ｔｔ
経過してｔｌこの間はアンドゲート２６が閉じられてお
９、データラッチ信号ＬＣＨ（Ｌｍ ）は、データ非取
込中信号ＲＤが＠Ｈ＃と亀ってから（データ処理装置３
０の角度デー−〇読取シー終了してから）第３図に示す
ごとく送出され、レジスタ２０に新しい角度データがラ
ッチ１れるようになっている。
こ八は、データ処理装置３００角度データの読取中にレ
ジスタ２０Ｋ）リガをかけて轟咳データが変化する０１
薩ぐためのものである。
ジスタ２０Ｋ）リガをかけて轟咳データが変化する０１
薩ぐためのものである。
ζＯようにして、ロータリエンコーダ１０とデータ魁＠
装置３０との同期がとれ、常に１回で正しい角度データ
ｔＷＩＲみ取ることがで龜る。
装置３０との同期がとれ、常に１回で正しい角度データ
ｔＷＩＲみ取ることがで龜る。
以上、＃ｌｌＫ説明し丸ように、本発明によれば、絶対
値ｓＯロータリエンコーダからの角度データをデータ処
理装置に対して常に安定した状態で入力させ、ｉ九、デ
ータ処理装置のソフトウェアを簡略化させることがで書
るロータリエンコーダデータ入力回路の実現にＩｌｌ著
な効果が得られる。
値ｓＯロータリエンコーダからの角度データをデータ処
理装置に対して常に安定した状態で入力させ、ｉ九、デ
ータ処理装置のソフトウェアを簡略化させることがで書
るロータリエンコーダデータ入力回路の実現にＩｌｌ著
な効果が得られる。
第１図は、従来のロータリエンコーダデータ入力回路の
一例のブロック図、第２図は、本発明に係るロータリエ
ンコーダデータ入力回路の一実施例のブロック図、第３
図は、そのタイムチャート、第４図は、データ処理装置
における角度データ読取りの一実施例のフローチャート
で、ｔｌゐ。 １０・・・ロータリエンコーダ、２０・・・レジスタ、
２１、・２２・・・単安定マルチノ（イブレータ、２３
・・・オアゲート、２４・・・遅延回路、２５・・・ツ
リツブフロップ、２６・・・アンドゲート、２７・・・
遅延回路、２８・・・単安定マルチパイプレーク、３Ｇ
・・・データ＋４：、、；与 （ほか１名） 茅ｌ 目 第３ 目 ＴＦ 茅４− 図
一例のブロック図、第２図は、本発明に係るロータリエ
ンコーダデータ入力回路の一実施例のブロック図、第３
図は、そのタイムチャート、第４図は、データ処理装置
における角度データ読取りの一実施例のフローチャート
で、ｔｌゐ。 １０・・・ロータリエンコーダ、２０・・・レジスタ、
２１、・２２・・・単安定マルチノ（イブレータ、２３
・・・オアゲート、２４・・・遅延回路、２５・・・ツ
リツブフロップ、２６・・・アンドゲート、２７・・・
遅延回路、２８・・・単安定マルチパイプレーク、３Ｇ
・・・データ＋４：、、；与 （ほか１名） 茅ｌ 目 第３ 目 ＴＦ 茅４− 図
Claims (1)
- １、絶対値形のロータリエンコーダからの角度データを
データラッチ信号によって順次に一時記憶するレジスタ
と、上記角度データの変化点を当該最下位ビットの変化
から検出してデータ変化点信号を出力するデータ変化点
検出回路と、上記データ変化点信号を所定時間だけ遅ら
せたものとデータ処理装置からのデータ非取込中信号と
から上記レジスタおよびデータ処理装置に対するデータ
ラッチ信号を作成・送出するデータラッチ回路とから構
成し九ことを特徴とするロータリエンコーダデータ入力
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13149681A JPS5833800A (ja) | 1981-08-24 | 1981-08-24 | ロ−タリエンコ−ダデ−タ入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13149681A JPS5833800A (ja) | 1981-08-24 | 1981-08-24 | ロ−タリエンコ−ダデ−タ入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5833800A true JPS5833800A (ja) | 1983-02-28 |
Family
ID=15059357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13149681A Pending JPS5833800A (ja) | 1981-08-24 | 1981-08-24 | ロ−タリエンコ−ダデ−タ入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833800A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041521A (ja) * | 1990-04-18 | 1992-01-07 | Nikon Corp | １トラック型アブソリュート・エンコーダ |
-
1981
- 1981-08-24 JP JP13149681A patent/JPS5833800A/ja active Pending
Non-Patent Citations (1)
| Title |
|---|
| FLYID.MECHANICS.ACOVSTIES.AND.DESIGN.OFTURBO-MACHIVERY.PART =1970VS * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041521A (ja) * | 1990-04-18 | 1992-01-07 | Nikon Corp | １トラック型アブソリュート・エンコーダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5833800A (ja) | ロ−タリエンコ−ダデ−タ入力回路 | |
| JPS60181851A (ja) | 部分書込み制御方式 | |
| JPS62130455A (ja) | 携帯用小型機器 | |
| JPS6391750A (ja) | ブランチアドレストレ−ス装置 | |
| KR930003994B1 (ko) | 데이터 인터페이스회로 | |
| JPS61133080A (ja) | デイジタル信号処理装置 | |
| JPS5833764A (ja) | 時間監視方式 | |
| JP2591304B2 (ja) | メモリ監視回路 | |
| JPS647520Y2 (ja) | ||
| KR890007212Y1 (ko) | 동기화된 위치 데이터 리이드 회로 | |
| JPH0250500B2 (ja) | ||
| JPH06197010A (ja) | 出力ラッチ機能付カウンタ | |
| JPS61211719A (ja) | 集積回路 | |
| JPS6171492A (ja) | 磁気バブル記憶装置 | |
| JPS63173128A (ja) | デイジタル・シグナル・プロセツサｌｓｉ | |
| JPS62260251A (ja) | 主記憶制御装置 | |
| JPS61292739A (ja) | メモリ装置 | |
| JPH03257547A (ja) | エラー保持及び読出し回路および方法 | |
| JPH01142851A (ja) | データ転送装置 | |
| JPS63138591A (ja) | 先入れ先出しメモリ回路 | |
| JPS61224782A (ja) | 変化点検出方式 | |
| JPH06301605A (ja) | 受信オーバーラン制御回路 | |
| JPS60153351U (ja) | スキユ−補正回路 | |
| JPS6041151A (ja) | メモリエラ−訂正方式 | |
| JPH01114270A (ja) | 固体撮像素子の傷補正回路 |