JPH07105703B2 - リセツト信号発生回路 - Google Patents
リセツト信号発生回路Info
- Publication number
- JPH07105703B2 JPH07105703B2 JP59217013A JP21701384A JPH07105703B2 JP H07105703 B2 JPH07105703 B2 JP H07105703B2 JP 59217013 A JP59217013 A JP 59217013A JP 21701384 A JP21701384 A JP 21701384A JP H07105703 B2 JPH07105703 B2 JP H07105703B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- capacitor
- output
- becomes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title description 5
- 239000003990 capacitor Substances 0.000 claims description 49
- 238000007599 discharging Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、マイクロコンピュータ等のリセットを行う為
のリセット信号を発生するリセット信号発生回路に関す
るもので、特にIC（集積回路）化に適し、かつ電源の瞬
時遮断に対しても確実にリセット信号を発生し得るリセ
ット信号発生回路に関する。
のリセット信号を発生するリセット信号発生回路に関す
るもので、特にIC（集積回路）化に適し、かつ電源の瞬
時遮断に対しても確実にリセット信号を発生し得るリセ
ット信号発生回路に関する。
（ロ） 従来の技術 最近、民生用の様々な機器にマイクロコンピュータが使
用されている。前記マイクロコンピュータは、正常な動
作を行なわせるために、電源投入時や電源遮断時にリセ
ットをかけ、一旦内部回路をリセット状態にしなければ
ならない。ところで、リセットをかける為のリセット信
号は、前記マイクロコンピュータの電源電圧が十分高く
なったときに一定期間発生させる必要がある為、前記マ
イクロコンピュータの電源電圧に関連して適切に発生さ
せなければならない。しかして、リセット信号発生回路
としては、例えば昭和57年12月１日に発行された雑誌
「トランジスタ技術」1982年12月号広告特色43頁に記載
されている如きものが公知である。このリセット信号発
生回路は、簡略化して示せば第２図の如くなり、電源電
圧が印加される電源端子（１）と、前記電源電圧から定
電圧を発生する定電圧回路（２）と、前記電源電圧によ
り充電されるコンデンサ（３）と、該コンデンサ（３）
の端子電圧と基準電圧とを比較する比較回路（４）と、
該比較回路（４）の出力信号に応じてリセット信号を発
生するトランジスタ（５）とから構成されている。第２
図の場合、電源を投入するとコンデンサ（３）の充電が
開始されるが、前記コンデンサ（３）の端子電圧が基準
電圧よりも低い間、比較回路（４）の出力が「Ｈ」にな
り、トランジスタ（５）がオンしている。抵抗（６）と
コンデンサ（３）とで決まる時定数に応じて前記コンデ
ンサ（３）の端子電圧が上昇し、基準電圧よりも高くな
ると、比較回路（４）の出力が「Ｌ」になり、トランジ
スタ（５）がオフになる。従って、電源投入時に、出力
端子（７）に所定のリセット信号を発生させることが出
来、該リセット信号を被制御回路（図示せず）となるマ
イクロコンピュータに印加すれば、電源投入時のリセッ
トを行うことが出来る。
用されている。前記マイクロコンピュータは、正常な動
作を行なわせるために、電源投入時や電源遮断時にリセ
ットをかけ、一旦内部回路をリセット状態にしなければ
ならない。ところで、リセットをかける為のリセット信
号は、前記マイクロコンピュータの電源電圧が十分高く
なったときに一定期間発生させる必要がある為、前記マ
イクロコンピュータの電源電圧に関連して適切に発生さ
せなければならない。しかして、リセット信号発生回路
としては、例えば昭和57年12月１日に発行された雑誌
「トランジスタ技術」1982年12月号広告特色43頁に記載
されている如きものが公知である。このリセット信号発
生回路は、簡略化して示せば第２図の如くなり、電源電
圧が印加される電源端子（１）と、前記電源電圧から定
電圧を発生する定電圧回路（２）と、前記電源電圧によ
り充電されるコンデンサ（３）と、該コンデンサ（３）
の端子電圧と基準電圧とを比較する比較回路（４）と、
該比較回路（４）の出力信号に応じてリセット信号を発
生するトランジスタ（５）とから構成されている。第２
図の場合、電源を投入するとコンデンサ（３）の充電が
開始されるが、前記コンデンサ（３）の端子電圧が基準
電圧よりも低い間、比較回路（４）の出力が「Ｈ」にな
り、トランジスタ（５）がオンしている。抵抗（６）と
コンデンサ（３）とで決まる時定数に応じて前記コンデ
ンサ（３）の端子電圧が上昇し、基準電圧よりも高くな
ると、比較回路（４）の出力が「Ｌ」になり、トランジ
スタ（５）がオフになる。従って、電源投入時に、出力
端子（７）に所定のリセット信号を発生させることが出
来、該リセット信号を被制御回路（図示せず）となるマ
イクロコンピュータに印加すれば、電源投入時のリセッ
トを行うことが出来る。
また、電源を遮断すると、コンデンサ（３）に蓄積され
た電荷が抵抗（８）を介して放電される。その為、前記
コンデンサ（３）の端子電圧が低下して基準電圧以下と
なり、比較回路（４）の出力が「Ｈ」になってトランジ
スタ（５）がオンする。従って、電源遮断時にもリセッ
ト信号を発生させることが出来、マイクロコンピュータ
のリセットを行うことが出来る。
た電荷が抵抗（８）を介して放電される。その為、前記
コンデンサ（３）の端子電圧が低下して基準電圧以下と
なり、比較回路（４）の出力が「Ｈ」になってトランジ
スタ（５）がオンする。従って、電源遮断時にもリセッ
ト信号を発生させることが出来、マイクロコンピュータ
のリセットを行うことが出来る。
（ハ） 発明が解決しようとする問題点 しかしながら、第２図の回路は、IC化した場合、外部接
続端子の数が多くなるという欠点を有する。すなわち、
第２図の回路は、リセット信号の巾を所定値に設定する
為のコンデンサ（３）を比較回路（４）の入力端に外部
接続する為の外部接続端子と、リセット信号を被制御回
路に印加する為の外部接続端子とを必要とするものであ
った。その為、リセット機能の他ミューティング機能等
別の機能を有する電源用IC内に前記第２図のリセット信
号発生回路を組み込むと、外部接続端子が足りなくなる
危険があった。
続端子の数が多くなるという欠点を有する。すなわち、
第２図の回路は、リセット信号の巾を所定値に設定する
為のコンデンサ（３）を比較回路（４）の入力端に外部
接続する為の外部接続端子と、リセット信号を被制御回
路に印加する為の外部接続端子とを必要とするものであ
った。その為、リセット機能の他ミューティング機能等
別の機能を有する電源用IC内に前記第２図のリセット信
号発生回路を組み込むと、外部接続端子が足りなくなる
危険があった。
また、第２図の回路は、電源が瞬時遮断された場合、コ
ンデンサ（３）の放電に時間がかかる為、リセット信号
を発生することが出来ないという欠点があった。
ンデンサ（３）の放電に時間がかかる為、リセット信号
を発生することが出来ないという欠点があった。
（ニ） 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、リセット信
号が得られる出力端子に接続されたコンデンサと、該コ
ンデンサを第１の時定数で充電する第１充電回路と、定
電圧回路と、基準電圧発生回路と、前記定電圧回路の出
力電圧と前記基準電圧発生回路の第１基準電圧とを比較
する第１比較回路と、前記出力端子の電圧と第２基準電
圧とを比較する第２比較回路と、前記出力端子の電圧と
第３基準電圧とを比較する第３比較回路と、前記第２比
較回路の出力に応じて作動し、前記コンデンサを第２の
時定数で充電する第２充電回路と、前記第１及び第３比
較回路の出力に応じて作動し、前記コンデンサを放電す
る放電回路とを設けた点を特徴とする。
号が得られる出力端子に接続されたコンデンサと、該コ
ンデンサを第１の時定数で充電する第１充電回路と、定
電圧回路と、基準電圧発生回路と、前記定電圧回路の出
力電圧と前記基準電圧発生回路の第１基準電圧とを比較
する第１比較回路と、前記出力端子の電圧と第２基準電
圧とを比較する第２比較回路と、前記出力端子の電圧と
第３基準電圧とを比較する第３比較回路と、前記第２比
較回路の出力に応じて作動し、前記コンデンサを第２の
時定数で充電する第２充電回路と、前記第１及び第３比
較回路の出力に応じて作動し、前記コンデンサを放電す
る放電回路とを設けた点を特徴とする。
（ホ） 作用 本発明に依れば、電源が瞬時遮断されると、放電回路が
作動してコンデンサの放電が行なわれるが、前記放電回
路は、電源が復帰しても、コンデンサの端子電圧が第３
基準電圧以下にならない限りその作動を停止しないの
で、電源が瞬時遮断された場合にも、一定の巾を有する
リセット信号を得ることが出来る。
作動してコンデンサの放電が行なわれるが、前記放電回
路は、電源が復帰しても、コンデンサの端子電圧が第３
基準電圧以下にならない限りその作動を停止しないの
で、電源が瞬時遮断された場合にも、一定の巾を有する
リセット信号を得ることが出来る。
（ヘ） 実施例 第１図は、本発明の一実施例を示すもので、（９）は電
源電圧が印加される電源端子、（10）は前記電源電圧か
ら定電圧を得る定電圧回路、（11）は第１、第２、及び
第３抵抗（12）、（13）、及び（14）から成り、第１、
第２、及び第３基準電圧V1、V2及びV3（ただし、V1＞V2
＞V3）を発生する基準電圧発生回路、（15）はリセット
信号（レベルV0）が得られる出力端子、（16）は該出力
端子（15）に接続されたコンデンサ、（17）は電源出力
端子（18）に得られる電圧V4により前記コンデンサ（1
6）を第１の時定数T1で充電する充電抵抗（第１充電回
路）、（19）はインバータ（20）と電流ミラー回路（2
1）とを含み、前記コンデンサ（16）を前記第１の時定
数T1よりも短い第２の時定数T2で充電する第２充電回
路、（22）はフリップフロップ回路（23）とインバータ
（24）と放電トランジスタ（25）とを含み、前記コンデ
ンサ（16）の放電を行う放電回路、（26）は前記定電圧
回路（10）の出力電圧V4を分圧する抵抗（27）及び（2
8）から成る分圧回路、（29）は前記第１基準電圧V1と
前記分圧回路（26）の出力電圧V5とを比較し、その出力
信号により前記フリップフロップ回路（23）を制御する
第１比較回路、（30）は前記第２基準電圧V2と前記出力
端子（15）の電圧V0とを比較し、その出力信号により前
記第２充電回路（19）を駆動する第２比較回路、及び
（31）は前記第３基準電圧V3と前記出力端子（15）の電
圧V0とを比較し、前記フリップフロップ回路（23）を制
御する第３比較回路である。
源電圧が印加される電源端子、（10）は前記電源電圧か
ら定電圧を得る定電圧回路、（11）は第１、第２、及び
第３抵抗（12）、（13）、及び（14）から成り、第１、
第２、及び第３基準電圧V1、V2及びV3（ただし、V1＞V2
＞V3）を発生する基準電圧発生回路、（15）はリセット
信号（レベルV0）が得られる出力端子、（16）は該出力
端子（15）に接続されたコンデンサ、（17）は電源出力
端子（18）に得られる電圧V4により前記コンデンサ（1
6）を第１の時定数T1で充電する充電抵抗（第１充電回
路）、（19）はインバータ（20）と電流ミラー回路（2
1）とを含み、前記コンデンサ（16）を前記第１の時定
数T1よりも短い第２の時定数T2で充電する第２充電回
路、（22）はフリップフロップ回路（23）とインバータ
（24）と放電トランジスタ（25）とを含み、前記コンデ
ンサ（16）の放電を行う放電回路、（26）は前記定電圧
回路（10）の出力電圧V4を分圧する抵抗（27）及び（2
8）から成る分圧回路、（29）は前記第１基準電圧V1と
前記分圧回路（26）の出力電圧V5とを比較し、その出力
信号により前記フリップフロップ回路（23）を制御する
第１比較回路、（30）は前記第２基準電圧V2と前記出力
端子（15）の電圧V0とを比較し、その出力信号により前
記第２充電回路（19）を駆動する第２比較回路、及び
（31）は前記第３基準電圧V3と前記出力端子（15）の電
圧V0とを比較し、前記フリップフロップ回路（23）を制
御する第３比較回路である。
次に動作を説明する。時刻t0に電源を投入すると、まず
基準電圧発生回路（11）から第１、第２、及び第３基準
電圧V1、V2及びV3が発生し、それぞれ第１、第２、及び
第３比較回路（29）、（30）、及び（31）の負入力端子
に印加される。一方、電源投入直後においては、定電圧
回路（10）の出力電圧V4が未だ低く、分圧回路（26）の
出力電圧V5がV5＜V1の関係になる為、第１比較回路（2
9）の出力が「Ｌ」になっている。また、コンデンサ（1
6）が完全放電状態にあるとすれば、出力端子（15）の
電圧V0がV0＜V3の関係になる為、第３比較回路（31）の
出力も「Ｌ」になっている。その為、フリップフロップ
回路（23）の出力は「Ｌ」になっておりインバータ（2
4）の出力が「Ｈ」になっており、放電トランジスタ（2
5）がオンになっている。更に、前記出力端子（15）の
電圧V0がV0＜V2である為、第２比較回路（30）の出力も
「Ｌ」になっており、第２充電回路（19）は作動を停止
している。
基準電圧発生回路（11）から第１、第２、及び第３基準
電圧V1、V2及びV3が発生し、それぞれ第１、第２、及び
第３比較回路（29）、（30）、及び（31）の負入力端子
に印加される。一方、電源投入直後においては、定電圧
回路（10）の出力電圧V4が未だ低く、分圧回路（26）の
出力電圧V5がV5＜V1の関係になる為、第１比較回路（2
9）の出力が「Ｌ」になっている。また、コンデンサ（1
6）が完全放電状態にあるとすれば、出力端子（15）の
電圧V0がV0＜V3の関係になる為、第３比較回路（31）の
出力も「Ｌ」になっている。その為、フリップフロップ
回路（23）の出力は「Ｌ」になっておりインバータ（2
4）の出力が「Ｈ」になっており、放電トランジスタ（2
5）がオンになっている。更に、前記出力端子（15）の
電圧V0がV0＜V2である為、第２比較回路（30）の出力も
「Ｌ」になっており、第２充電回路（19）は作動を停止
している。
時刻t1になり、定電圧回路（10）の出力電圧V4が所定値
に達すると、分圧回路（26）の出力電圧V5がV5＞V1にな
り、第１比較回路（29）の出力が「Ｈ」になる。前記
「Ｈ」信号はフリップフロップ回路（23）に印加される
為、該フリップフロップ回路（23）の出力が「Ｈ」にな
り、インバータ（24）の出力が「Ｌ」になるから、放電
トランジスタ（25）がオフになる。その為、充電抵抗
（17）によるコンデンサ（16）の充電が開始され、出力
端子（15）の電圧V0は、前記充電抵抗（17）と前記コン
デンサ（16）とにより決まる第１時定数T1に応じて徐々
に上昇する。
に達すると、分圧回路（26）の出力電圧V5がV5＞V1にな
り、第１比較回路（29）の出力が「Ｈ」になる。前記
「Ｈ」信号はフリップフロップ回路（23）に印加される
為、該フリップフロップ回路（23）の出力が「Ｈ」にな
り、インバータ（24）の出力が「Ｌ」になるから、放電
トランジスタ（25）がオフになる。その為、充電抵抗
（17）によるコンデンサ（16）の充電が開始され、出力
端子（15）の電圧V0は、前記充電抵抗（17）と前記コン
デンサ（16）とにより決まる第１時定数T1に応じて徐々
に上昇する。
時刻t2になり、出力端子（15）の電圧V0がV0＞V3になる
と、第３比較回路（31）の出力が「Ｈ」になり、それが
フリップフロップ回路（23）に印加されるが、放電回路
（22）の状態は変わらず、放電トランジスタ（25）はオ
フ状態を保つ。時刻t3になり、出力端子（15）の電圧V0
がV0＞V2になると、第２比較回路（30）の出力が「Ｈ」
になり、第２充電回路（19）が作動してコンデンサ（1
6）を時定数T2で急速に充電する。その為、出力端子（1
5）の電圧V0が急速に高くなり「Ｈ」になる。尚、時刻t
3迄の期間、出力端子（15）の電圧V0は「Ｌ」になって
おり、これがリセット期間に該当する。前記出力端子
（15）の電圧V0が「Ｈ」になる頃には、電源電圧が所定
値になり、定電圧回路（10）の出力電圧V4は定電圧にな
り、該定電圧が電源出力端子（18）から動作電圧として
前記リセット信号が印加される被制御回路（図示せず）
に供給される。
と、第３比較回路（31）の出力が「Ｈ」になり、それが
フリップフロップ回路（23）に印加されるが、放電回路
（22）の状態は変わらず、放電トランジスタ（25）はオ
フ状態を保つ。時刻t3になり、出力端子（15）の電圧V0
がV0＞V2になると、第２比較回路（30）の出力が「Ｈ」
になり、第２充電回路（19）が作動してコンデンサ（1
6）を時定数T2で急速に充電する。その為、出力端子（1
5）の電圧V0が急速に高くなり「Ｈ」になる。尚、時刻t
3迄の期間、出力端子（15）の電圧V0は「Ｌ」になって
おり、これがリセット期間に該当する。前記出力端子
（15）の電圧V0が「Ｈ」になる頃には、電源電圧が所定
値になり、定電圧回路（10）の出力電圧V4は定電圧にな
り、該定電圧が電源出力端子（18）から動作電圧として
前記リセット信号が印加される被制御回路（図示せず）
に供給される。
次に電源遮断時の動作を説明する。電源を遮断すると、
まず定電圧回路（10）の出力電圧V4が低下し、時刻t4に
分圧回路（26）の出力電圧V5がV5＜V1になる。その為、
第１比較回路（29）の出力が「Ｌ」になり、フリップフ
ロップ回路（23）の出力が「Ｌ」になって放電トランジ
スタ（25）がオンになる。前記放電トランジスタ（25）
がオンすると、コンデンサ（16）の放電が開始され、出
力端子（15）の電圧V0が低下する。前記出力端子（15）
の電圧V0がV0＜V2になると第２比較回路（30）の出力が
「Ｌ」になり、第２充電回路（19）の作動が停止する。
前記出力端子（15）の電圧が更に低下しV0＜V3になる
と、第３比較回路（31）の出力が「Ｌ」になり、該
「Ｌ」出力がフリップフロップ回路（23）に印加され
る。尚、前記第３比較回路（31）の「Ｌ」出力がフリッ
プフロップ回路（23）に印加されても、前記フリップフ
ロップ回路（31）の状態は変化せず、放電トランジスタ
（25）はオン状態を保つ。従って、電源を遮断すると、
コンデンサ（16）の放電が行なわれ、第１図の回路は初
期状態に戻る。
まず定電圧回路（10）の出力電圧V4が低下し、時刻t4に
分圧回路（26）の出力電圧V5がV5＜V1になる。その為、
第１比較回路（29）の出力が「Ｌ」になり、フリップフ
ロップ回路（23）の出力が「Ｌ」になって放電トランジ
スタ（25）がオンになる。前記放電トランジスタ（25）
がオンすると、コンデンサ（16）の放電が開始され、出
力端子（15）の電圧V0が低下する。前記出力端子（15）
の電圧V0がV0＜V2になると第２比較回路（30）の出力が
「Ｌ」になり、第２充電回路（19）の作動が停止する。
前記出力端子（15）の電圧が更に低下しV0＜V3になる
と、第３比較回路（31）の出力が「Ｌ」になり、該
「Ｌ」出力がフリップフロップ回路（23）に印加され
る。尚、前記第３比較回路（31）の「Ｌ」出力がフリッ
プフロップ回路（23）に印加されても、前記フリップフ
ロップ回路（31）の状態は変化せず、放電トランジスタ
（25）はオン状態を保つ。従って、電源を遮断すると、
コンデンサ（16）の放電が行なわれ、第１図の回路は初
期状態に戻る。
次に電源の瞬時遮断について説明する。定常状態、すな
わち定電圧回路（10）の出力電圧V4が定電圧となり、出
力端子（15）に「Ｈ」出力が発生している状態におい
て、電源の瞬時遮断が生じたとすると、前記瞬時遮断に
より定電圧回路（10）の出力電圧V4が低下し、時刻t5に
分圧回路（26）の出力電圧V5がV5＜V1となり、第１比較
回路（29）の出力が「Ｌ」になり、放電トランジスタ
（25）がオンになってコンデンサ（16）の放電が開始さ
れる。その為、出力端子（15）の電圧V0は前記コンデン
サ（16）の放電に応じて低下する。瞬時遮断の為、定電
圧回路（10）の出力電圧V4は短時間の経過後再び上昇
し、時刻t6に所定値を越えるので、前記時刻t6に分圧回
路（26）の出力電圧V5がV5＞V1となり、第１比較回路
（29）の出力が「Ｈ」になる。しかしながら、その時点
では未だコンデンサ（16）の放電が十分に行なわれてい
ず、出力端子（15）の電圧V0がV0＞V1であり、第３比較
回路（31）の出力が「Ｈ」のままであるから、フリップ
フロップ回路（23）は反転せず、放電トランジスタ（2
5）はオン状態を維持する。その為、定電圧回路（10）
の出力電圧V4が復帰してもコンデンサ（16）の放電が持
続され、出力端子（15）の電圧V0の低下に応じて第２及
び第３比較回路（30）及び（31）の出力が順次オフにな
る。前記第２比較回路（30）の出力が「Ｌ」になると、
第２充電回路（19）の作動が停止し、前記第３比較回路
（31）の出力が「Ｌ」になるとフリップフロップ回路
（23）が反転し、放電トランジスタ（25）がオフにな
る。その結果、コンデンサ（16）は再び充電され、時刻
t7に出力端子（15）の電圧V0がV0＞V3になって第３比較
回路（31）の出力が「Ｈ」になり、更に時刻t8に前記出
力端子（15）の電圧V0がV0＞V2になると第２比較回路
（30）の出力が「Ｈ」になり、第２充電回路（19）が作
動して前記コンデンサ（16）が再度急速充電され、出力
端子（15）が「Ｈ」になって定常状態になる。
わち定電圧回路（10）の出力電圧V4が定電圧となり、出
力端子（15）に「Ｈ」出力が発生している状態におい
て、電源の瞬時遮断が生じたとすると、前記瞬時遮断に
より定電圧回路（10）の出力電圧V4が低下し、時刻t5に
分圧回路（26）の出力電圧V5がV5＜V1となり、第１比較
回路（29）の出力が「Ｌ」になり、放電トランジスタ
（25）がオンになってコンデンサ（16）の放電が開始さ
れる。その為、出力端子（15）の電圧V0は前記コンデン
サ（16）の放電に応じて低下する。瞬時遮断の為、定電
圧回路（10）の出力電圧V4は短時間の経過後再び上昇
し、時刻t6に所定値を越えるので、前記時刻t6に分圧回
路（26）の出力電圧V5がV5＞V1となり、第１比較回路
（29）の出力が「Ｈ」になる。しかしながら、その時点
では未だコンデンサ（16）の放電が十分に行なわれてい
ず、出力端子（15）の電圧V0がV0＞V1であり、第３比較
回路（31）の出力が「Ｈ」のままであるから、フリップ
フロップ回路（23）は反転せず、放電トランジスタ（2
5）はオン状態を維持する。その為、定電圧回路（10）
の出力電圧V4が復帰してもコンデンサ（16）の放電が持
続され、出力端子（15）の電圧V0の低下に応じて第２及
び第３比較回路（30）及び（31）の出力が順次オフにな
る。前記第２比較回路（30）の出力が「Ｌ」になると、
第２充電回路（19）の作動が停止し、前記第３比較回路
（31）の出力が「Ｌ」になるとフリップフロップ回路
（23）が反転し、放電トランジスタ（25）がオフにな
る。その結果、コンデンサ（16）は再び充電され、時刻
t7に出力端子（15）の電圧V0がV0＞V3になって第３比較
回路（31）の出力が「Ｈ」になり、更に時刻t8に前記出
力端子（15）の電圧V0がV0＞V2になると第２比較回路
（30）の出力が「Ｈ」になり、第２充電回路（19）が作
動して前記コンデンサ（16）が再度急速充電され、出力
端子（15）が「Ｈ」になって定常状態になる。
従って、第３比較回路（31）を配置することにより、電
源の瞬時遮断時にも確実にリセット信号を発生させるこ
とが出来る。
源の瞬時遮断時にも確実にリセット信号を発生させるこ
とが出来る。
第３図は、電源出力端子（18）に得られる被制御回路の
為の電源電圧V4（第３図（イ））と、出力端子（15）に
得られる電圧（リセット信号）V0（第３図（ロ））との
関係を示す特性図である。時刻t0に電源を投入すると、
電源電圧V4が上昇していき、時刻t1に前記電源電圧V4を
分圧して得られる電圧V5がV5＞V1になると放電回路（2
2）が不作動になり充電抵抗（17）によるコンデンサ（1
6）の充電が開始され、時刻t3になると出力端子（15）
の電圧V0がV0＞V2になり、第２充電回路（19）が作動す
る。従って、範囲Ａにおいては、出力端子（15）が
「Ｌ」になり、リセット状態になる。
為の電源電圧V4（第３図（イ））と、出力端子（15）に
得られる電圧（リセット信号）V0（第３図（ロ））との
関係を示す特性図である。時刻t0に電源を投入すると、
電源電圧V4が上昇していき、時刻t1に前記電源電圧V4を
分圧して得られる電圧V5がV5＞V1になると放電回路（2
2）が不作動になり充電抵抗（17）によるコンデンサ（1
6）の充電が開始され、時刻t3になると出力端子（15）
の電圧V0がV0＞V2になり、第２充電回路（19）が作動す
る。従って、範囲Ａにおいては、出力端子（15）が
「Ｌ」になり、リセット状態になる。
また、時刻t4に電源を遮断すると、電源電圧V4が低下
し、V5＜V1になって放電回路（22）が作動し、コンデン
サ（16）の放電が行なわれて出力端子（15）の電圧V0が
低下する。従って、範囲Ｂにおいても、出力端子（15）
が「Ｌ」になり、リセット状態になる。
し、V5＜V1になって放電回路（22）が作動し、コンデン
サ（16）の放電が行なわれて出力端子（15）の電圧V0が
低下する。従って、範囲Ｂにおいても、出力端子（15）
が「Ｌ」になり、リセット状態になる。
更に、電源電圧V4の瞬時遮断が生じ、時刻t5にV5＜V1に
なると、放電回路（22）が作動し、コンデンサ（16）の
放電が開始される。瞬時遮断の為、前記コンデンサ（1
6）の放電が十分に行なわれないうちに時刻t6で電源電
圧は元に戻るが、第３比較回路（31）の出力が「Ｈ」で
ある為、放電回路（22）の動作は停止せず、引き続き前
記コンデンサ（16）の放電が行なわれる。時間が経過
し、コンデンサ（16）の放電が十分に行なわれ、出力端
子（15）の電圧V0がV0＜V3になると、第３比較回路（3
1）の出力が「Ｌ」になり、放電回路（22）が作動を停
止するので、再びコンデンサ（16）の充電が開始され
る。そして、時刻t8に出力端子（15）の電圧V0がV0＞V2
になると、第２充電回路（19）が作動し、前記コンデン
サ（16）が急速に充電される。従って、範囲Ｃにおいて
も確実に出力端子（15）が「Ｌ」になり、リセット状態
になる。
なると、放電回路（22）が作動し、コンデンサ（16）の
放電が開始される。瞬時遮断の為、前記コンデンサ（1
6）の放電が十分に行なわれないうちに時刻t6で電源電
圧は元に戻るが、第３比較回路（31）の出力が「Ｈ」で
ある為、放電回路（22）の動作は停止せず、引き続き前
記コンデンサ（16）の放電が行なわれる。時間が経過
し、コンデンサ（16）の放電が十分に行なわれ、出力端
子（15）の電圧V0がV0＜V3になると、第３比較回路（3
1）の出力が「Ｌ」になり、放電回路（22）が作動を停
止するので、再びコンデンサ（16）の充電が開始され
る。そして、時刻t8に出力端子（15）の電圧V0がV0＞V2
になると、第２充電回路（19）が作動し、前記コンデン
サ（16）が急速に充電される。従って、範囲Ｃにおいて
も確実に出力端子（15）が「Ｌ」になり、リセット状態
になる。
（ト） 発明の効果 以上述べた如く、本発明に依れば、電源投入時、電源遮
断時、及び電源の瞬時遮断時に確実にリセット信号を発
生することが出来るリセット信号発生回路を提供出来
る。特に、電源の瞬時遮断時においても、リセット信号
の巾を所定値以上にすることが出来るので、被制御回路
に誤動作を生じさせない。また、本発明に依れば、リセ
ット信号が得られる出力端子にコンデンサを接続する構
成にしている為に、IC化の際に、端子数の削減を計るこ
とが出来るという利点が得られる。
断時、及び電源の瞬時遮断時に確実にリセット信号を発
生することが出来るリセット信号発生回路を提供出来
る。特に、電源の瞬時遮断時においても、リセット信号
の巾を所定値以上にすることが出来るので、被制御回路
に誤動作を生じさせない。また、本発明に依れば、リセ
ット信号が得られる出力端子にコンデンサを接続する構
成にしている為に、IC化の際に、端子数の削減を計るこ
とが出来るという利点が得られる。
第１図は、本発明の一実施例を示す回路図、第２図は従
来のリセット信号発生回路を示す回路図、及び第３図
（イ）及び（ロ）は本発明の説明に供する為の特性図で
ある。 主な図番の説明 （10）……定電圧回路、（11）……基準電圧発生回路、
（15）……出力端子、（16）……コンデンサ、（17）…
…充電抵抗、（19）……第２充電回路、（22）……放電
回路、（29）（30）（31）……比較回路。
来のリセット信号発生回路を示す回路図、及び第３図
（イ）及び（ロ）は本発明の説明に供する為の特性図で
ある。 主な図番の説明 （10）……定電圧回路、（11）……基準電圧発生回路、
（15）……出力端子、（16）……コンデンサ、（17）…
…充電抵抗、（19）……第２充電回路、（22）……放電
回路、（29）（30）（31）……比較回路。
Claims (1)
- 【請求項１】被制御回路に印加されるリセット信号を発
生する為の回路であって、電源電圧に応じて第１基準電
圧、該第１基準電圧より小なる第２基準電圧、及び該第
２基準電圧より小なる第３基準電圧を発生する基準電圧
発生回路と、前記電源電圧から定電圧を発生する定電圧
回路と、前記定電圧回路の出力の充放電を行うコンデン
サと、前記コンデンサの電荷を放電する放電回路と、前
記第１基準電圧及び前記定電圧を比較する第１比較回路
と、前記第３基準電圧及び前記コンデンサの端子電圧を
比較する第３比較回路と、各入力が前記第１及び第３比
較回路の出力と接続され、前記第１及び第３比較回路の
出力電圧に応じて、前記放電回路の動作を制御するRSフ
リップフロップ回路と、前記コンデンサを第１時定数に
従って充電する第１充電回路と、前記コンデンサを前記
第１時定数より小なる第２時定数に従って充電する第２
充電回路と、前記第２基準電圧及び前記コンデンサの端
子電圧を比較し、前記コンデンサの端子電圧が前記第２
基準電圧より小さい時に前記第２充電回路の動作を禁止
し、前記コンデンサの端子電圧が前記第２基準電圧より
大きい時に前記第２充電回路の動作を許可する第２比較
回路と、を備え、前記コンデンサの一端から前記被制御
回路をリセット解除又はリセットする信号を出力するこ
とを特徴とするリセット信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217013A JPH07105703B2 (ja) | 1984-10-16 | 1984-10-16 | リセツト信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217013A JPH07105703B2 (ja) | 1984-10-16 | 1984-10-16 | リセツト信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6195614A JPS6195614A (ja) | 1986-05-14 |
| JPH07105703B2 true JPH07105703B2 (ja) | 1995-11-13 |
Family
ID=16697456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59217013A Expired - Lifetime JPH07105703B2 (ja) | 1984-10-16 | 1984-10-16 | リセツト信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105703B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122225A (en) * | 1980-02-29 | 1981-09-25 | Fujitsu Ltd | Power on reset circuit |
| JPS57201923A (en) * | 1981-06-05 | 1982-12-10 | Mitsubishi Electric Corp | Reset circuit |
-
1984
- 1984-10-16 JP JP59217013A patent/JPH07105703B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6195614A (ja) | 1986-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2541585B2 (ja) | リセット信号発生回路 | |
| US4536667A (en) | Reset pulse generator | |
| JPH01174268A (ja) | 直流電源瞬断検出装置 | |
| JPH07182052A (ja) | 過電圧保護装置 | |
| JPH07105703B2 (ja) | リセツト信号発生回路 | |
| JPS5838435Y2 (ja) | リセット信号発生回路 | |
| JPH07105702B2 (ja) | リセツト信号発生回路 | |
| JP2507594B2 (ja) | スロ―スタ―ト回路 | |
| JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JP3210978B2 (ja) | 積分回路 | |
| JPS6080314A (ja) | ワンシヨツト回路 | |
| JPH0642767B2 (ja) | システムリセット回路 | |
| JPH0528823Y2 (ja) | ||
| JPH077910B2 (ja) | パワ−オン・リセツト回路 | |
| JPH0122367Y2 (ja) | ||
| JP2717829B2 (ja) | タイマ装置 | |
| JPH07118640B2 (ja) | パワ−オン・リセツト回路 | |
| JP3116178B2 (ja) | リセット信号発生回路 | |
| JPH05175810A (ja) | リセット装置 | |
| JPH0241628A (ja) | 電池充電装置 | |
| JPH0926835A (ja) | リセット回路 | |
| JPH0342496Y2 (ja) | ||
| JPS5929400Y2 (ja) | パルス発生装置 |