JPS5839376B2 - イオン注入法 - Google Patents

イオン注入法

Info

Publication number
JPS5839376B2
JPS5839376B2 JP53133623A JP13362378A JPS5839376B2 JP S5839376 B2 JPS5839376 B2 JP S5839376B2 JP 53133623 A JP53133623 A JP 53133623A JP 13362378 A JP13362378 A JP 13362378A JP S5839376 B2 JPS5839376 B2 JP S5839376B2
Authority
JP
Japan
Prior art keywords
insulating film
beam current
ion implantation
implantation
surface potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53133623A
Other languages
English (en)
Other versions
JPS5561023A (en
Inventor
治久 森
元雄 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP53133623A priority Critical patent/JPS5839376B2/ja
Priority to CA338,601A priority patent/CA1131802A/en
Priority to US06/088,468 priority patent/US4258077A/en
Priority to EP79302363A priority patent/EP0010942B1/en
Priority to DE7979302363T priority patent/DE2962641D1/de
Publication of JPS5561023A publication Critical patent/JPS5561023A/ja
Publication of JPS5839376B2 publication Critical patent/JPS5839376B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 本発明は、表面に絶縁膜を有する半導体基板に高ドーズ
量のイオン注入を迅速に行なうイオン注入法に関する。
表面に絶縁膜を有する半導体基板にイオン注入すると、
注入イオンの電荷の為に絶縁膜表面がプラスに帯電し、
半導体基板との間に電位差を生じて電荷が放電する時に
絶縁膜を破壊する事がある。
この現象は例えば絶縁膜上に基板とは電気的に隔離され
た電極例えびMOSトランジスタにかけるゲート電極が
ある場合や、絶縁膜の一部が薄くなっているような場合
に顕著である。
一般に高ドーズ量のイオン注入はソース、ドレイン拡散
などがそうであるように、IC製造工程の後期で行なわ
れ、ゲート電極などが既に取付けられている。
第1図にその→lを示す。
同図はMOSトランジスタの製造工程の一部を示すもの
で、P型シリコン基板1の表面は厚いフィールド酸化膜
(SiO2)2a、!=−よび薄いゲート酸化膜2b並
びにソース、ドレイン電極窓を覆いそしてゲート酸化膜
2bと膜厚の等しい酸化膜2cにより覆われている。
ゲート酸化膜2b上にはポリシリコンなどで作られるゲ
ート電極3が形成されている。
酸化膜2cの直下はソース拡散層4およびドレイン拡散
層5が形成される部分で、この酸化膜2cはイオン注入
の前に除去されることもあるが、本例のようにゲート酸
化膜と共に残存させることもある。
拡散層4.5はフィールド酸化膜2aおよびゲート電極
3をマスクとして、リン、ヒ素等のイオンP+A8千等
が注入されることにより形成される。
このイオン注入では不純物イオンは酸化膜2cを−通っ
て基板1内に入るだけでなくゲート電極3やフィールド
酸化膜2aにも打込筐れ、これらをプラスにチャージア
ップする。
特にゲート電極部分は、ゲート電極3と基板1を電極と
しゲート酸化膜2bを誘電体とするコンデンサを形成す
るから、ゲート電極3に打込瞥れた不純物イオンの電荷
がゲート酸化膜2bの表面に蓄積し、このため基板1測
にe電荷が誘起され、ゲート酸化膜表裏面間電位差が数
10〜100V程度に達することがある。
このため、酸化膜2bの一部に弱い部分があると、そこ
から放電が開始する。
一旦放電が始するとなだれ現象が生じ、全電荷がこの弱
い部分に集中して放電するので、この放電電流による発
熱でゲート酸化膜2bの一部が熱破壊され、ゲート電極
3と基板1との間を短絡してしまう。
イオン注入領域内に、一部分でも半導体基板の露出部分
(例えばスクライブライン)があれば、イオン電流はそ
こから吸収されて、絶縁膜表面の電位は低く釦さえられ
る。
しかし、露出部分での電流吸収が十分でない場合には絶
縁膜表面電位は注入イオンビーム電流をパラメータとし
て注入量に対し第2図のように変化することが見い出さ
れた。
つ1す、注入イオンビーム電流IBをII z l2t
I3・・・・・・(■1〈■2〈■3 )と増加させる
と、注入量に対する絶縁膜表面電位(絶縁膜表面と半導
体基板との間の電圧(が図示の如く変り、最初は増加す
るが、やがてピークをもち、以後漸減しかつビーム電流
の増加に伴ないこの表面電位は全体として上昇する。
そして、ビーム電流値によっては電荷が溜りすぎて絶縁
膜の破壊電圧VDを越えてし捷う。
即ち、ビーム電流■2の場合には注入量D2.D30間
でVDを越え、またビーム電流■3の場合は注入量D1
a D4の間でVDを越える。
注入量に対する絶縁膜表面電位の関係が第2図のように
なる理由、特にやがてピークをもち以後減少する理由は
明らかでないが、イオン注入によって酸化膜のSi、O
なとのボンディングが破壊され、このため電荷が動き易
くなって導電性がでてくるためと解される。
そして上述した絶縁破壊を生じさせないためには所要と
する注入量り、を達成する間にVDを越えることのない
ビーム電流■、を用いればよいが、注入量はビーム電流
値と注入時間との積で規定されるので、ビーム電流を小
さくすれば注入時間が長くなる欠点がある。
本発明は上述した矛盾する欠点を解決するために、注入
量が増加するとやがて絶縁膜表面電位は減少する、該電
位は増加するだけではない点に着目し、注入量の増加に
伴ない、絶縁膜の破壊電圧を越えずしかもより大きな電
流値のビーム電流に順次切換えながら所定量のイオン注
入を行なうことにより、絶縁膜を破壊することなくしか
もイオン注入時間を短縮できるイオン注入法を提供する
ことを目的としている。
第2図の特性から明らかなようにそして前述したように
、ビーム電流値が増加すると絶縁膜表面電位は全体とし
て上昇する。
しかし、各ビーム電流による表面電位は注入量に比例し
て一様増加するのではなく、成る注入量でピークに達し
た後は低下する。
即ちビーム電流■2の場合には注入量D3を越えると破
壊電圧VD以下となり、筐たビーム電流■3の場合には
D4 を越えると同様にVD以下となるから、これ以後
はビーム電流I2■3を使用してよい。
本発明はこれを利用するものでその実施例を以下第3図
あ・よび第4図を参照して説明する。
本発明のイオン注入法は基本的に破壊電圧を越えること
のない範囲で最大限のビーム電流を用いてイオン注入を
行なう。
従って、第2図のようにビーム電流を■0.■2.I3
と3通りに設定可能な場合には、注入量D31ではビー
ム電流■1を用い、D3を越えたら■2に切換え、更に
D4を越えたら最大のビーム電流工、で目標値り、とな
る1でイオン注入を行なう。
絶縁膜はその表面電位が破壊電圧VDに達すると直ちに
破壊されるというものではないが、第3図に示す実施例
では安全性を確保するためにV。
から10〜20多程度低い設定電圧■8でビーム電流を
切換えている。
つ1す、注入量D’3 (>D3 )−1では■1で注
入ヲ行ナイ、D’、 〜D’、 (>D、 )tテ
UI2−t−注入を行ない、v4以後は■3で注入を行
ない、D、に達したらイオン注入を完了する。
かSる操作を行なうには、その都度表面電位を測定する
ことも考えられないではないが、予め第2図または第3
図の特性曲線を得てかくのが便利である。
なわvD以上は絶縁破壊してし1つて特性曲線が得られ
々いように見えるがその様なことはなく、これは絶縁破
壊を生じない厚い酸化膜で測定してかくことが可能であ
る。
勿論、破壊電圧VDは所定厚生のゲート酸化膜のそれを
用いる。
捷たイオン注入量を監視する代りにイオン注入時間を監
視してもよい。
この場合は、イオン注入量=ビーム電流×注入時間の表
穴によって、注入時間をイオン注入量に換算して切換時
点を選定する。
さらにイオン注入をミニコンピユータ等を用いるイオン
注入装置で自動化するに際しては、本方法は非常に有効
である。
第4図にその例を示す。本例では1ず時刻t。
でビーム電流■1 によるイオン注入を開始する。
このビーム電流11によるイオン注入の終期t1は第3
図を利用すればび4 =11(tl−to) から決定できる。
(さらに正確なtlはカレントインテグレータ等を用い
て注入量を直接測定して決定する。
)t□以後は■2に切換え、t2以後は■3に切換え、
更に時刻t3でIB=Oとする。
これら時刻j2 p j3はそれぞれ下式%式%) ) から決定できる。
このようにすれば、(D’4−Iy3)釦よび(D5−
D’、 )は■1 より犬なる■2.■3でイオン注
入されるので、目標値D51での全イオン注入時間は単
に■1のみを用いる場合より短縮される。
しかも、び、以後卦よびv4以後ではそれぞれ■2.■
3によっても破壊電圧V。
を越えることはないので、絶縁膜を破壊することはない
。
以上述べた本発明のイオン注入法であれば、表面の絶縁
膜を通して半導体基板にイオン注入する際に、絶縁膜を
破壊することなくイオン注入時間を短縮できるので、注
入量が1015〜1016ions/crfL2以上に
高濃度となるMOSトランジスタのソース領域、ドレイ
ン領域の形成等に極めて有利である。
【図面の簡単な説明】
第1図は表面に絶縁膜を有する半導体基板の一例を示す
断面図、第2図は第1図の絶縁膜にあ・けるイオン注入
時の表面電位を示す特性図、第3図ち・よび第4図は本
発明の一実施例を示す図で、第3図はイオン注入時に釦
ける絶縁膜の表面電位を示す特性図、第4図はビーム電
流の切換えタイミングを示すタイムチャートである。 図面で1は半導体基板、2b、2cは絶縁膜、4.5は
ソース ドレイン拡散層である。

Claims (1)

    【特許請求の範囲】
  1. 1 表面に絶縁膜を有する半導体基板に不純物をイオン
    注入するに際し、イオン注入量に対する絶縁膜表面電位
    が、ある注入量でピークとなってそれ以上では減少しか
    つ該表面電位は注入イオンビーム電流が犬なれば全体と
    して高くなる特性を利用し、初めは該絶縁膜表面電位が
    半導体基板との間で該絶縁膜の絶縁破壊を生じない程度
    の小ビーム電流でイオン注入を行ない、注入量が増すに
    つれて該絶縁膜表面電位が絶縁破壊を生じない程度でビ
    ーム電流値を増加させて所定量のイオン注入を行なうこ
    とを特徴とするイオン注入法。
JP53133623A 1978-10-30 1978-10-30 イオン注入法 Expired JPS5839376B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP53133623A JPS5839376B2 (ja) 1978-10-30 1978-10-30 イオン注入法
CA338,601A CA1131802A (en) 1978-10-30 1979-10-26 Method of ion implantation into a semiconductor substrate provided with an insulating film
US06/088,468 US4258077A (en) 1978-10-30 1979-10-26 Method of ion implantation into a semiconductor substrate provided with an insulating film
EP79302363A EP0010942B1 (en) 1978-10-30 1979-10-29 A method of ion implantation into a semiconductor substrate provided with an insulating film
DE7979302363T DE2962641D1 (en) 1978-10-30 1979-10-29 A method of ion implantation into a semiconductor substrate provided with an insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53133623A JPS5839376B2 (ja) 1978-10-30 1978-10-30 イオン注入法

Publications (2)

Publication Number Publication Date
JPS5561023A JPS5561023A (en) 1980-05-08
JPS5839376B2 true JPS5839376B2 (ja) 1983-08-30

Family

ID=15109139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53133623A Expired JPS5839376B2 (ja) 1978-10-30 1978-10-30 イオン注入法

Country Status (5)

Country Link
US (1) US4258077A (ja)
EP (1) EP0010942B1 (ja)
JP (1) JPS5839376B2 (ja)
CA (1) CA1131802A (ja)
DE (1) DE2962641D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59170066U (ja) * 1983-04-30 1984-11-14 三菱自動車工業株式会社 ヘツドライニング張りワイヤ用ブラケツト

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775463A (en) * 1980-10-28 1982-05-12 Nec Corp Manufacture of semiconductor device
US4329773A (en) * 1980-12-10 1982-05-18 International Business Machines Corp. Method of making low leakage shallow junction IGFET devices
JPS57100768A (en) * 1980-12-16 1982-06-23 Nec Corp Manufacture of field effect semiconductor device
DE3138960A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung elektrisch leitender schichten
JPS59920A (ja) * 1982-06-23 1984-01-06 Fujitsu Ltd 半導体装置の製造方法
US4679308A (en) * 1984-12-14 1987-07-14 Honeywell Inc. Process for controlling mobile ion contamination in semiconductor devices
JPS6317522A (ja) * 1986-07-09 1988-01-25 Mitsubishi Electric Corp 半導体装置の製造方法
US4812756A (en) * 1987-08-26 1989-03-14 International Business Machines Corporation Contactless technique for semicondutor wafer testing
US5108940A (en) * 1987-12-22 1992-04-28 Siliconix, Inc. MOS transistor with a charge induced drain extension
US5243212A (en) * 1987-12-22 1993-09-07 Siliconix Incorporated Transistor with a charge induced drain extension
US5264380A (en) * 1989-12-18 1993-11-23 Motorola, Inc. Method of making an MOS transistor having improved transconductance and short channel characteristics
JPH04107831A (ja) * 1990-08-27 1992-04-09 Sharp Corp 半導体装置の製造方法
JPH05304154A (ja) * 1992-04-28 1993-11-16 Nec Corp 半導体装置
US5656510A (en) * 1994-11-22 1997-08-12 Lucent Technologies Inc. Method for manufacturing gate oxide capacitors including wafer backside dielectric and implantation electron flood gun current control
US6229148B1 (en) 1997-08-11 2001-05-08 Micron Technology, Inc. Ion implantation with programmable energy, angle, and beam current
SE0301998D0 (sv) * 2003-07-07 2003-07-07 Isconova Ab Quil A fraction with low toxicity and use thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3117022A (en) * 1960-09-06 1964-01-07 Space Technhology Lab Inc Deposition arrangement
US3507709A (en) * 1967-09-15 1970-04-21 Hughes Aircraft Co Method of irradiating dielectriccoated semiconductor bodies with low energy electrons
US3558366A (en) * 1968-09-17 1971-01-26 Bell Telephone Labor Inc Metal shielding for ion implanted semiconductor device
US3734769A (en) * 1970-08-06 1973-05-22 T Hirschfeld Method of forming microelements
IL38468A (en) * 1971-02-02 1974-11-29 Hughes Aircraft Co Electrical resistance device and its production
US4021675A (en) * 1973-02-20 1977-05-03 Hughes Aircraft Company System for controlling ion implantation dosage in electronic materials
US4001049A (en) * 1975-06-11 1977-01-04 International Business Machines Corporation Method for improving dielectric breakdown strength of insulating-glassy-material layer of a device including ion implantation therein
US4076558A (en) * 1977-01-31 1978-02-28 International Business Machines Corporation Method of high current ion implantation and charge reduction by simultaneous kerf implant
US4118630A (en) * 1977-05-05 1978-10-03 International Business Machines Corporation Ion implantation apparatus with a cooled structure controlling the surface potential of a target surface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59170066U (ja) * 1983-04-30 1984-11-14 三菱自動車工業株式会社 ヘツドライニング張りワイヤ用ブラケツト

Also Published As

Publication number Publication date
DE2962641D1 (en) 1982-06-09
EP0010942B1 (en) 1982-04-28
JPS5561023A (en) 1980-05-08
EP0010942A1 (en) 1980-05-14
US4258077A (en) 1981-03-24
CA1131802A (en) 1982-09-14

Similar Documents

Publication Publication Date Title
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
US6274439B1 (en) Process for fabricating semiconductor device with field effect transistor changeable in threshold voltage with hydrogen ion after formation of wirings
US7696049B2 (en) Method to manufacture LDMOS transistors with improved threshold voltage control
TW561530B (en) Process for fabricating CMOS transistor of IC devices employing double spacers for preventing short-channel effect
EP0010942B1 (en) A method of ion implantation into a semiconductor substrate provided with an insulating film
JPH01205470A (ja) 半導体装置およびその製造方法
EP0053683B1 (en) Method of making integrated circuit igfet devices
JPH033388B2 (ja)
JPS5927110B2 (ja) 半導体装置の製造方法
US5973381A (en) MOS capacitor and MOS capacitor fabrication method
KR830000157B1 (ko) 이온 주입 법
JPH0234936A (ja) 半導体装置およびその製造方法
JPS5769777A (en) Manufacture of charge transfer device
JPS62122170A (ja) Misトランジスタ及びその製造方法
JP3201432B2 (ja) 半導体装置の製造方法
SU1647478A1 (ru) Способ испытани стабильности интегральных схем
JP2897253B2 (ja) Mos集積回路の製造方法
JPS6210033B2 (ja)
US7230301B1 (en) Single-crystal silicon semiconductor structure
JPH0312458B2 (ja)
JP2909760B2 (ja) Dmosfetの製造方法
JPH021178A (ja) 多結晶ダイオードおよびその製造方法
JPH05275363A (ja) 半導体装置の製造方法
JPS62285469A (ja) 半導体装置の製造方法
JPS5840865A (ja) Mnos記憶素子を有する集積回路