JPS584455B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents
ハンドウタイソウチノセイゾウホウホウInfo
- Publication number
- JPS584455B2 JPS584455B2 JP9402775A JP9402775A JPS584455B2 JP S584455 B2 JPS584455 B2 JP S584455B2 JP 9402775 A JP9402775 A JP 9402775A JP 9402775 A JP9402775 A JP 9402775A JP S584455 B2 JPS584455 B2 JP S584455B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- silicon
- region
- layer
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000012808 vapor phase Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 238000000034 method Methods 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910021426 porous silicon Inorganic materials 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- -1 nitrogen ions Chemical class 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000007743 anodising Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法詳しくは半導体集積回路
における誘電体分離法に関するものであって、歪等を生
じることなく結晶性のよいｎ形島領域を形成するもので
ある。
における誘電体分離法に関するものであって、歪等を生
じることなく結晶性のよいｎ形島領域を形成するもので
ある。
従来、半導体集積回路における素子分離法としては、ｐ
ｎ接合分離法が最も普通に使用されている。
ｎ接合分離法が最も普通に使用されている。
この方法では、分離層の電気容量が大きくなる。
逆方向リーク電流が無視できない場合がある。寄生トラ
ンジスタを生じやすい、などの欠点があった。
ンジスタを生じやすい、などの欠点があった。
これらの欠点を解決する方法として、誘電体分離法が開
発された。
発された。
その代表的な一例の製造工程を第１図に示す。
まず第１図ａのように単結晶シリコン基板１を選択的に
エッチングした後、ｂに示すように全面に二酸化珪素膜
２を形成する。
エッチングした後、ｂに示すように全面に二酸化珪素膜
２を形成する。
その後、図Ｃのように該二酸化珪素膜２上に多結晶シリ
コン３を堆積し、更に裏面の単結晶シリコン基板側より
ＣのＡ−Ａ’断面まで研磨することにより二酸化珪素膜
２で分離された単結晶島領域４をｄの如く形成せしめる
ことができる。
コン３を堆積し、更に裏面の単結晶シリコン基板側より
ＣのＡ−Ａ’断面まで研磨することにより二酸化珪素膜
２で分離された単結晶島領域４をｄの如く形成せしめる
ことができる。
しかしながらこの方法は、最終的にサポートする基板と
なる多結晶シリコン３の堆積に非常な時間がかかること
、及び研磨の工程においては、表面が一様で破壊層がな
くかつ厚さ精度のよい単結晶層を得ることが技術的に難
しい等の欠点がある。
なる多結晶シリコン３の堆積に非常な時間がかかること
、及び研磨の工程においては、表面が一様で破壊層がな
くかつ厚さ精度のよい単結晶層を得ることが技術的に難
しい等の欠点がある。
更に従来の誘電体分離法には多孔質シリコンの酸化絶縁
膜で分離するという方法がある。
膜で分離するという方法がある。
第２図にその工程の概略を示す。
まずｐ形シリコン基板１１上に高濃度ｐ形層１２を形成
した後、ｎ形気相成長シリコン層１３を形成する。
した後、ｎ形気相成長シリコン層１３を形成する。
その後シリコン酸化膜１４を形成し、分離拡散開孔窓１
５を開ける。
５を開ける。
この段階が第２図ａである。次にｐ形不純物を分離拡散
窓より導入しｂの如くｐ形領域１６を形成した後、酸化
膜１４を除去してｎ形島領域１７を形成する。
窓より導入しｂの如くｐ形領域１６を形成した後、酸化
膜１４を除去してｎ形島領域１７を形成する。
しかる後ｂで形成されたｎ形島領域１７を取り囲むｐ形
領域１６およびｐ形層１２をフフ化水素酸中での陽極処
理により多孔質化して多孔質層１８とし、更に酸素雰囲
気中で全面を加熱酸化することにより該多孔質層１８を
酸化膜１９としてｎ形島領域１７と絶縁分離する。
領域１６およびｐ形層１２をフフ化水素酸中での陽極処
理により多孔質化して多孔質層１８とし、更に酸素雰囲
気中で全面を加熱酸化することにより該多孔質層１８を
酸化膜１９としてｎ形島領域１７と絶縁分離する。
しかしながらこの方法では、表面に並行な方向に多孔質
化する際に、電流の経路が明確でないために多孔質化に
時間を多く取られ、従って表面と垂直な方向に非常に厚
い多孔質層１８が形成され歪の原因となることという欠
点がある。
化する際に、電流の経路が明確でないために多孔質化に
時間を多く取られ、従って表面と垂直な方向に非常に厚
い多孔質層１８が形成され歪の原因となることという欠
点がある。
本発明は多孔質シリコンの酸化膜で完全に分離されたｎ
形島領域を形成するに際し、上述した欠点を除去する方
法を提供するものである。
形島領域を形成するに際し、上述した欠点を除去する方
法を提供するものである。
以下本発明の一実施例にかかる方法を図面とともに説明
する。
する。
第３図は本発明の一実施例の製造工程を示すものである
。
。
第３図ａにおいて１１は第２図と同じｐ形のシリコン基
板で例えば面指数１１１、比抵抗１Ω−ｃｍのものを用
いる。
板で例えば面指数１１１、比抵抗１Ω−ｃｍのものを用
いる。
これをまず例えば１１００℃のｗｅｔＯ２中で約２時間
酸化し、膜厚１．０μｍの酸化膜２１を形成する。
酸化し、膜厚１．０μｍの酸化膜２１を形成する。
しかる後、このシリコン酸化膜２１を選択的にフォトエ
ッチング法により除去する。
ッチング法により除去する。
次に残されたシリコン酸化膜２１をマスクとして例えば
８００ｋｅＶのエネルギで窒素イオン２２を３×１０１
２ｉｏｎｓ／ｃｍ２注入した後乾燥Ｎ２中で１２００℃
、３時間の熱処理を施すとシリコン基板１１表面より約
１．３μ〜２．０μの深さのところにシリコン窒化膜（
Ｓｉ３Ｎ４膜）２３を形成することができるｂ。
８００ｋｅＶのエネルギで窒素イオン２２を３×１０１
２ｉｏｎｓ／ｃｍ２注入した後乾燥Ｎ２中で１２００℃
、３時間の熱処理を施すとシリコン基板１１表面より約
１．３μ〜２．０μの深さのところにシリコン窒化膜（
Ｓｉ３Ｎ４膜）２３を形成することができるｂ。
しかる後、前記シリコン酸化膜２１を除去しｃ、シリコ
ン基板１１表面にｎ形単結晶シリコン層２４を例えば１
μｍ気相成長させるｄ。
ン基板１１表面にｎ形単結晶シリコン層２４を例えば１
μｍ気相成長させるｄ。
次に、シリコン窒化膜２３間のｐ領域２５を包囲するよ
うに、気相成長ｎ形シリコン層２４にｐ形領域２６を形
成してｎ形島領域２７を形成する。
うに、気相成長ｎ形シリコン層２４にｐ形領域２６を形
成してｎ形島領域２７を形成する。
このｐ形領域２６は、例えばほう素イオンを２００ｋｅ
Ｖで５×１０１３／ｃｍ２打込み１０００℃で３０分間
拡散することにより行なえばよいｅ。
Ｖで５×１０１３／ｃｍ２打込み１０００℃で３０分間
拡散することにより行なえばよいｅ。
しかる後、第４図に示すような装置を使って、多孔質化
を行う。
を行う。
第４図はポリ容器５０の装置濃フツ化水素酸溶液５１中
に第３図ｅの試料すなわちシリコン基板１１とＰｔ陰極
５２を設置し、電源５３により図示の電圧を印加するも
のである。
に第３図ｅの試料すなわちシリコン基板１１とＰｔ陰極
５２を設置し、電源５３により図示の電圧を印加するも
のである。
すなわち、フツ化水素酸中で例えば電流密度５０ｍＡ／
ｃｍ２で２０分間陽極処理を行ない、埋込窒化シリコン
層２３上のｐ形領域２８及びその間のｐ形領域２５及び
気相成長ｎ形シリコン層２４中のｐ形領域２６を多孔質
化して多孔質領域２９を形成するｆ。
ｃｍ２で２０分間陽極処理を行ない、埋込窒化シリコン
層２３上のｐ形領域２８及びその間のｐ形領域２５及び
気相成長ｎ形シリコン層２４中のｐ形領域２６を多孔質
化して多孔質領域２９を形成するｆ。
しかる後、例えばｗｅｔＯ２中で３０分間熱酸化すると
、多孔質シリコンの酸化速度は単結晶シリコンに比して
非常に大きいので、多孔質領域２９を絶縁化してシリコ
ン酸化膜領域３０とする。
、多孔質シリコンの酸化速度は単結晶シリコンに比して
非常に大きいので、多孔質領域２９を絶縁化してシリコ
ン酸化膜領域３０とする。
このさき表面にも酸化膜３１が形成されるｇ。
この後、表面の酸化膜３１を除去することにより、窒化
シリコン層２３とシリコン酸化膜領域３０の絶縁層で完
全に分離された単結晶島領域２７を形成できるｈ。
シリコン層２３とシリコン酸化膜領域３０の絶縁層で完
全に分離された単結晶島領域２７を形成できるｈ。
なお、窒素の代りに炭素イオン注入した後熱処理を施し
て、窒化シリコン層２３の代わりに炭化珪素埋込層を形
成してもよい。
て、窒化シリコン層２３の代わりに炭化珪素埋込層を形
成してもよい。
以上のように、本発明によれば、多孔質化の際の電流通
路が埋込絶縁層により明確に規定され、多孔質領域の厚
さを薄くすることができ、歪の発生を抑制することがで
きる。
路が埋込絶縁層により明確に規定され、多孔質領域の厚
さを薄くすることができ、歪の発生を抑制することがで
きる。
さらに多孔質シリコン酸化膜で分離されたｎ形島領域は
、単結晶シリコン基板に気相成長させてできたものであ
るので、ＳＯＳ構造に比較してその結晶性は著しく良好
であり、寄生容量、リーク電流の少ない高耐圧素子の製
造においてすぐれた効果を有するものである。
、単結晶シリコン基板に気相成長させてできたものであ
るので、ＳＯＳ構造に比較してその結晶性は著しく良好
であり、寄生容量、リーク電流の少ない高耐圧素子の製
造においてすぐれた効果を有するものである。
第１図あ
ａ〜ｄは従来の誘電体分離法の工程図、
第２図ａ〜ｄは多孔質シリコンによる従来の誘電体分離
法の工程図、第３図ａ〜ｈは本発明の一実施例にかかる
多孔質シリコン絶縁膜による誘電体分離法の工程断面図
、第４図は本発明に用いる陽極処理装置の概略構成図で
ある。 １１・・・・・・ｐ形シリコン基板、２１・・・・・・
酸化膜、２３・・・・・・Ｓｉ３Ｎ４層、２４・・・・
・・気相成長ｎ形シリコン層、２５，２６．２８・・・
・・・ｐ形領域、２７・・・・・・ｎ形島領域、２９・
・・・・・多孔質シリコン層、３０・・・・・・シリコ
ン酸化膜領域。
法の工程図、第３図ａ〜ｈは本発明の一実施例にかかる
多孔質シリコン絶縁膜による誘電体分離法の工程断面図
、第４図は本発明に用いる陽極処理装置の概略構成図で
ある。 １１・・・・・・ｐ形シリコン基板、２１・・・・・・
酸化膜、２３・・・・・・Ｓｉ３Ｎ４層、２４・・・・
・・気相成長ｎ形シリコン層、２５，２６．２８・・・
・・・ｐ形領域、２７・・・・・・ｎ形島領域、２９・
・・・・・多孔質シリコン層、３０・・・・・・シリコ
ン酸化膜領域。
Claims (1)
- １ ｐ形シリコン基板内に選択的に埋込絶縁層を形成す
る工程と、上記シリコン基板上にｎ形気相成長シリコン
層を形成する工程と、上記気相成長シリコン層表面から
上記基板に達するとともに、上記埋込絶縁層間の上記基
板の一部よりなる第１のｐ形領域を包囲する第２のｐ形
領域を選択的に形成する工程と、上記第１，第２のｐ形
領域および上記埋込絶縁層上の上記基板の一部を多孔質
化する工程と、上記多孔質化した領域を絶縁物化する工
程とを備え、上記ｎ形気相成長シリコン層よりなる複数
のｎ形島領域を形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9402775A JPS584455B2 (ja) | 1975-07-31 | 1975-07-31 | ハンドウタイソウチノセイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9402775A JPS584455B2 (ja) | 1975-07-31 | 1975-07-31 | ハンドウタイソウチノセイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5217779A JPS5217779A (en) | 1977-02-09 |
| JPS584455B2 true JPS584455B2 (ja) | 1983-01-26 |
Family
ID=14099067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9402775A Expired JPS584455B2 (ja) | 1975-07-31 | 1975-07-31 | ハンドウタイソウチノセイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584455B2 (ja) |
-
1975
- 1975-07-31 JP JP9402775A patent/JPS584455B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5217779A (en) | 1977-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| JP2794565B2 (ja) | 溝形キャパシタの製造方法 | |
| JPS584455B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS59977B2 (ja) | 絶縁ゲ−ト型集積回路 | |
| JPS62108539A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPS5931865B2 (ja) | 半導体装置 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS5831730B2 (ja) | 半導体装置の製造方法 | |
| KR0157965B1 (ko) | 에스오아이구조와 그 제조방법 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| JPS6115372A (ja) | 半導体装置およびその製造方法 | |
| JPS6210027B2 (ja) | ||
| JPH0793259B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH04739A (ja) | 半導体装置の製造方法 | |
| JPH065586A (ja) | 薄膜半導体基板の製法 | |
| JPH01278768A (ja) | ソースおよびドレイン深さ延長部を有する半導体装置とその製造方法 | |
| JPS593851B2 (ja) | 誘電体分離方法 | |
| JPS6350062A (ja) | 半導体装置 | |
| JPS58130555A (ja) | 半導体装置 | |
| JPS5858814B2 (ja) | 絶縁ゲ−ト半導体装置の製造法 | |
| JPH05267688A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JPH0352221B2 (ja) |