JPS5846448A - 割り込み制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、割り込み機能を有するぐイクロコンピュータ
のプログラム制御部グが容易に行ない得る割り込み制御
回路に関するものである。

半導体集積回路技術の発展に支えられて、マイクロコン
ピュータは、益々高機能となり、又量産効果による価格
低下と相俟って、広範囲な製品に応用されているが、マ
イクロコンピュータ応用製品開発時の最大の課題は、プ
ログラム開発を短期間に信頼性よく行なう方法を確立す
ることである。

特に、割り込み処理を含むリアルタイムプログラム開発
時に、通常次のような問題が生ずる。

プログラムデバッグ中には、マイクロコンピュータは通
常の命令実行モードの他に、シングルステップ動作や一
時停止モードが使用される。

このとき、外部よりの割殴込み要求や、マイクロコンピ
ュータに内蔵されるタイマによる割り込ミ要求は、プロ
グラムデバッグモード時にも、通常の命令実行時と同様
に発生するため、プログラムデパックが困難なものとな
る。

本発明の目的は、このような問題を解決するため、割り
込み機能を有するマイクロコンピュータのプログラムデ
バッグを容易に行なえる割り込み制御回路を提供するこ
とである。

次に、本発明の割り込み制御回路を実施例に基づいて説
明する。

第１図は、本発明による割り込み制御回路の一構成実施
例である。図において、１け割り込み許可フラッグであ
わ、プログラム実行制御部よりの制御信号である割り込
み許可フラッグセット信号、及び割り込み許可フラッグ
リセット信号がそわそれ信号線１１．　１２を介して印
加される。２は割り込み要求フラッグであり、通常の命
令実行時には、割り込み要求フラングセット信号、及び
割り込み要求フラソグリセント信号が、それぞれ信号線
１３．１４を介して印加される。

割り込み要求フラッグセント信号は、外部割り込み入力
や、タイマオーバフロー等の割シ込み等の要因から発せ
られる。勿論この時、割り込み許可フラッグと割り込み
要求フラッグは、各割り込み要因毎に設けられる。この
実施例では、単一の割り込み要求に対する処理回路を示
すものである。

割り込み要求フラッグリセット信号は、プログラム実行
制御部よりの制御信号であり、割り込み処理開始時に生
成される。また、割り込み要求フラッグセット命令を有
するマイクロコンピュータもある。

信号線１７には、プログラムデバッグモード時に１とな
るモニタモード信号が印加され、通常の命令実行時には
０となる。

そこで、通常の命令実行時には、割り込み許可フラッグ
１と割υ込み要求フラッグ２の内容をゲート９でアンド
し、その結果が、１ｏのオア回路を経て信号線２０から
割り込み処理開始制御信号、して、プログラム実行制御
部へ送られ、割り込み処理が開始される。

次に、プログラムデバッグモード時の動作を説明する。

プログラムデバッグモード時には、アンドゲート３，４
．８及びナントゲート７が有効となる。

信号線１５には、デバッグモード時に有効な割り込み要
求フラッグ２のセント信号が印加され、信号線１６には
、リセット信号が印加される。

信号線１８に印加される信号によって、割り込み許可フ
ラッグ１及び割り込み要求フラッグ２の状態に拘らず、
割り込み処理開始制御信号を無効にすることが可能であ
り、又、信号線１９に印加される信号によって、割り込
み許可フラッグ及び割シ込み要求フラッグの状態に拘ら
ず、割り込み処理開始制御信号を有効にすることができ
る。

なお、信号線１５．１６．１８．１９に印加される信号
は、マイクロコンピュータの外部端子から与え５− ることも可能であり、又マイクロコンピュータ中に専用
の制御レジスタを有せしめ、レジスタの内容を信号線１
５．　１６．　１８．　１９に印加することも可能であ
る。

以上述べた機能を有する割り込み制御回路によって、プ
ログラムデバッグ中における割り込みの制御が、本来の
割り込み要因とは無関係に可能となる。たとえば、プロ
グラムデバッグ中に、割り込み処理開始を一時保留させ
たり、あるいは、任意のタイミングで割り込み処理を開
始することができる。また、割り込み要求フラッグも、
実行プログラムとは無関係に操作可能である。

割り込み要求は、プログラムの実行とは独立に生ずるこ
とにより、プログラムデバッグが困難であったわけであ
るが、本発明の割り込み制御回路を採用することにより
、割り込み処理開始信号をテバッグの都合のよいように
制御できるため、割り込み処理を含むプログラムデバッ
グは非常に容易となる。

【図面の簡単な説明】

６− 図ｄ本発明による割り込み制御回路の一実施例を示すブ
ロック図である。 １　・・・・・割り込み許可フラッグ、　２　・・・・
・・・・・割り込み要求フラッグ、　Ｌ　４．８．　！
１−・・・・アンド回路、　５．６．１０　　・・・・
・・オア回路、　７・・・・・・・・・す７１回路。 特許出願人　松下電器産業株式会社 代理人　星野恒司 　７− ０　　ψ

Claims (3)

【特許請求の範囲】
1. （１）　　割り込み要求フラッグ及び割り込み要求フラ
   ッグがセットされているとき、プログラム制御部への割
   り込み処理開始要求信号を有効とする割り込み有効フラ
   ッグを有し、かつ動作モードとして命令実行モードとプ
   ログラムデバノクモードを有スるマイクロコンピュータ
   においてプログラムデバッグモード時にのみ有効となる
   、 ０）　割り込み要求フラッグをセット、およびリセット
   する手段、 （ロ）割り込み処理開始信号の生成を禁止する手段、ｅ
   ］　割り込み要求フラッグ及び割り込み許可フラツグの
   状態に拘らず、割り込み処理開始信号を生成する手段、 の少くとも１つを有し、かつ前記プログラムデバッグ時
   のモードを指定制御する手段を有することを特徴とする
   マイクロコンピータの割り込み制御回路。
2. （２）　　前記０）、（ロ）、（ハ）の制御モードを、
   入力端子よりの印加信号により指定制御することを特徴
   とする特許請求の範囲オ（１）項記載の割り込み制御回
   路。
3. （３）　　前記（（）、（ロ）、ｅ３の制御モードを、
   専用の内部レジスタによって指定制御することを特徴と
   する特許請求の範囲オ（１）項記載の割り込み制御回路
   。