JPS5848572A - 自動コントラスト補正回路 - Google Patents

自動コントラスト補正回路

Info

Publication number
JPS5848572A
JPS5848572A JP56147569A JP14756981A JPS5848572A JP S5848572 A JPS5848572 A JP S5848572A JP 56147569 A JP56147569 A JP 56147569A JP 14756981 A JP14756981 A JP 14756981A JP S5848572 A JPS5848572 A JP S5848572A
Authority
JP
Japan
Prior art keywords
peak value
circuit
converter
reference voltage
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56147569A
Other languages
English (en)
Other versions
JPS6338150B2 (ja
Inventor
Hideyuki Hanaoka
花岡 秀行
Mitsuo Togashi
富樫 光夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP56147569A priority Critical patent/JPS5848572A/ja
Publication of JPS5848572A publication Critical patent/JPS5848572A/ja
Publication of JPS6338150B2 publication Critical patent/JPS6338150B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ファクシミリ送信機等における画情1報読取
装置によって得られた画信号の振幅を、光源の光量およ
び原稿の地の濃度の変化に応じて自動的に補正する自動
コントラスト補正回路に関するものである。
一般に、ファクシミリ送信機等の画情報読取装置におい
ては、原稿を照射する螢光灯等の光源の立ち上り特性お
よび経年変化による光量変化や、原稿の地の濃度の変化
による影響を除去するため、これらの変化に応じて画信
号の振幅を補正する必要がある。
第1図は、このような補正を行う従来の自動コントラス
ト補正回路を示す。同図において、画情報読取装置のイ
メージセンサ(図示せず)から出力された画信号は、シ
ェーディング歪を除去されて、画信号WINとされる。
この画信号W夏Nは、後述する如く増幅率を制御される
可変増幅回路1により増幅されることによりて、補正画
信号vOυT3 に変換されてこの補正回路から出力される。
また、同時に、前記補正画信号vOυ丁は標本化区間選
択回路2を通ってピーク値検出回路3に入力される。こ
のピーク値検出回路3は入力された補正画信号vout
からピーク値を検出し、かつ同ピーク値をホールドする
。ここで、前記標本化区間選択回路2は同回路2に入力
される区間選択信号S1に従って、補正画信号VOUT
の1ライン中の標本化する区間を選択する(通常は、原
稿幅に対応する区間を選択する)ものであり、前記ピー
ク値の検出は、この標本化区間選択回路2によって選択
された区間において行われる。
そして、前記ピーク値検出回路3にホールドされたピー
ク値は、可変増幅回路1にフィードバックされ、同ピー
ク値に応じて可変増幅回路1の増幅率が制御される。な
お、ピーク値検出回路3にホールドされるピーク値は、
所定の時定数により減衰するようにされているので、同
ピーク値は、それ以前よりも低いピーク値が現われた場
合をも含めて順次更新される(なお第3図における点線
は、前記ピーク値の変什を示す)。
し゛たがって、前記補正画信号VOUTは、光源の光量
および原稿の地の濃度の変化に対し、その振幅を補正さ
れたものとなる。
しかし、このような従来のコントラスト補正回路では、
前記時定数を大きく設定すると、光量や原稿の地の濃度
の急激な変化に追従できなくなる一方、前記時定数を小
さく設定すると、第3図のvB 、 VCのように1ラ
イン中に複数個のピーク値が検知され、可変増幅回路1
の増幅率の変化が激しくなり、安定した補正画信号VO
UTを得ることがない欠点があった。また、前記時定数
の大きさの如何にかかわらず、第3図のvAのよ−うに
、1ラインの途中で、ピーク値検出回路3にホールドさ
れるピーク値が変化するので、前記増幅率も1ラインの
途中で変化してしまう欠点があった。
また、従来、上記のようなコントラ−スト補正動作を、
ディジタル的に行って精度を上げるコントラスト補正回
路も提案されているが、これらは高イ6瞳 箪なム/D変換器を必要とし、かつ回路規模が大 、−
きくなるため、実用的でない欠点があった。
本発明は、前記従来の欠点を解消するべくなされたもの
で、利得制御処理をディジタル化することにより、原稿
の地の濃度および光量の急激な変化に対する追従性が良
く、かつ1ライン中に利得が変化することがなく、安定
した補正画信号が得られ、しかも安価な自動コントラス
ト補正回路を提供することを目的とする。
以下本発明を図面に示す実施例に基づいて説明する。
第2図は本発明の一実施例を示す。4は画信号の入力端
子であり、前記従来回路の場合と同様のシェーディング
歪を除去された画信号Vlliを入力する。2は前記従
来回路の場合と同様の標本化区間選択回路、3は画信号
入力端子4から標本化区間選択回路2を介して画信号W
INを入力するピーク値検出回路であり、ホールドした
ピーク値をクリア信号S2によって1ライン毎にクリア
されることにより、1ライン毎のピーク値を検出する。
6は抵抗ラダー型のD/ム変換器、6はアナログスイッ
チであり、原稿読取区間においては、画信号入力端子4
をD/ム変換器6の基準電圧入ブ〕端子に接続する一方
、ブランキング区間においては、基準電圧源7の出力端
子をD/ム変換器6の基準電圧入力端子に接続する。8
はピーク値検出回路3の出力とD/ム変換器6の出力と
を比較するコンパレータ、9は逐次比較レジスタであり
、これラノコンパレーダ8および比較レジX タ9 ハ
D/ム変換器6とともに逐次比較型ム/D変換回路を構
成する。
1oは逐次比較レジスタ9の出力をアドレス入力とする
メモリであり、逐次比較レジスタ9の出力がとり得る種
々の値に対応する補正係数を格納している。なお、この
メモリ10は、本実施例における補正係数発生回路を構
成するものである。
11はデータセレクタであり、逐次比較レジスタ9の出
力とメモリ10の出力を選択的にD/ム変換器6に入力
する。12はD/ム変換器6の出力を増幅する増幅器で
ある。
次に、本実施例の動作を説明する。原稿読嘔区7   
。
間においては、画信号入力端子4から画信号WINがア
ナログスイッチ6を通してD/ム変換器6の基準電圧入
力端子に入力されるとともに、メモリ10から後で詳し
く説明する補正係数がデータセレクタ11を通してD/
ム変換器6に入力される。
したがって、D/ム変換器6からは、画信号WINに前
記補正係数を掛算した信号が出力される。そして、この
信号がさらに増幅器12によって増幅されることにより
、補正画信号vOυ丁が得られる。
これと同時に画信号vINは標本化区間選択回路2を通
ってピーク値検出回路3に入力される。これにより、ピ
ーク値検出回路3は、画信号WINの1ライン中のピー
ク値を検出する(なお、このピーク値検出回路3は、十
分大きな時定数をもって、ピーク値をホールドするもの
とする)。
次に、1ラインの原稿読取区間が終了し、ブランキング
区間になると、アナログスイッチ6が区間切換え信号S
+IfCよって切抄換えられて基準電圧源7から一定の
基準電圧VRefがアナログスイッチ6を通してD/ム
変換器60基準電圧入力端も切り換えられてD/ム変換
器6に逐次比較レジスタ9の出力が入力されるようにな
り、D/ム変換器5、コンパレータ8および逐次比較レ
ジスタ9から構成されるム/D変換回路がム/D変換動
作を開始する。
すなわち、前記ム/D変換回路は、ピーク値検出回路3
にホールドされている1ライン前のピーク値とD/ム変
換器6の出力とを逐次比較することによシ、逐次比較レ
ジスタ9の内容を上位桁から決定して行き、最終的に同
レジスタ9の内容を、前記ピーク値に対応するNビット
のディジタル値とする。換言すれば、このレジスタ9の
内容は、基準電圧VRefに対する前記ピーク値の比率
をディジタル値で表わしたものとなる。
次に、前記レジスタ9の内容がメモリ1oにアドレスと
して入力される、こ1.とにより、前記レジスタ9の内
容に対応する補正係数がメモリ10から出力される。こ
こで、この補正係数は、前記ピーク値と同一値がD/ム
変換器6の基準電圧入力端子に入力されたときに、D/
ム変換器6の出力がVR6fに対して所定の減衰比を示
すこととなる値に設定されている。
そして、次のラインの読取区間が始まると、アナログス
イッチ6およびセレクタ11が切り換えられて、再び画
信号WINがアナログスイッチ6を通してD/ム変換器
6の基準電圧入力端子に入力されるとともに、メモリ1
oから前記補正係数がセレクタ11を通してD/ム変換
器5に入力される。これにより、このラインの画信号W
INは、前ラインのピーク値から求められた前記補正係
数にようて、その振幅を補正され、増幅器12から画信
号VOU丁として出力されることになる。
これをさらに、具体的に説明すると、仮に第4図のよう
に、あるラインにおける画信号WINのピーク値がVl
)であったとすると、このラインの読取区間終了時には
、ピーク値検出回路3にWEがホールドされている。そ
して、次のブランキング1 。
る。
これにより、  WEがD/ム変換器6の基準電圧入力
端子に入力されたときに、同り/ム変換器6の出力がV
iefに対して所定の減衰比を示すこととなる補正係数
が、メモリ10から出力される。
すなわち、例えば前記減衰比をμとすれば、(棒X V
uef/Vg)という補正係数がメモリ10から出力さ
れる。したがって、第4図のように次のラインのピーク
値をvFとすると、当該ラインにおけるD/ム変換器6
の出力のピーク値は(Vyx112x Vnef/Vg
)トfx ル。
まだ、増幅器12は、前記所定の減衰比の逆数倍だけD
/ム変換器6の出力を増幅する。すなわち、前述のよう
に前記減衰比を騒とする場合には、増幅器12は2倍の
増幅を行う。したがって、結局、画信号vlNにおける
前記ピーク値vyは、補正画信号vou’rにおいては
、 (Vy x 4 x Vaef/Vx ) X 2= 
Vy x Vuef/Vx トナり 、VF −= vxであれば、この補正画信号
vou T11 、− のピーク値はVRefに等しくなる。
このようにして本回路では、画信号vlNの各ラインが
、その前ラインのピーク値に応じて次々と補正されて行
く。
本回路では、このようにして画信号の振幅補正が行われ
るので、原稿の地の濃度や光量が安定している場合はも
ちろん、これ、らが急激に変化した場合にも、2ライン
以内には必ず追従でき、しかも1ライン中は常に利得が
一定である。また、各ラインのピーク値をム/D変換す
る逐次比較型ム/D変換回路内のD/ム変換器により°
補正演算を行うので、コストを低減することができる。
以上の説明から明らかなように本発明による自動コント
ラスト補正回路は、各ライン毎にピーク値を求め、これ
らのピーク値をブランキング区間に逐次比較型ム/D変
換回路によりム/D変換し、この人/D変換結果から前
記ピーク値に対する補正係数をディジタル値として求め
、この補正係数を次ラインの画信号に演算することによ
り、画信号の振幅補正を行うようにし、かつ前記補正係
数、と画信号との演算は、前記逐次比較型ム/D変換回
路内のD/ム変換器により行わせるようにしたことによ
り、原稿の地の濃度および光量の変イヒに対する追従性
が非常に良く、かつ1ライン中に′fF1」得が変化す
ることがなく、安定した補正画信号力;得られ、しかも
製造コストを安価とすること力;できる優れた効果が得
られるものである。
【図面の簡単な説明】
第1図は従来の自動コントラスト補正回路のフ。 ロック図、第2図は本発明の一実施例による自動コント
ラスト補正回路のブロック図、第3図は前記従来回路に
おける信号波形図、第4図は前言己実施例における信号
波形図である。 3・・・・・・ピーク値検出回路、6・・・・・・D/
ム変換器、6・・・・・・アナログスイッチ、7・・・
・・・基準電圧源、8・・・・・・コンパレータ、9・
・・・・・逐次比較レジスタ、10・・・・・・メモリ
、11・・・・・・データセレク゛久。 代理人の氏名 弁理士 中 尾 敏 男 はづ)1名第
1rIJ 第2図

Claims (1)

    【特許請求の範囲】
  1. 補正すべき画情、号の1ライン毎のピーク値を検出する
    ピーク値検出回路と、逐次比較型ム/D変換回路と、こ
    の人/D変換回路の出力に応じたディジタル値の補正係
    数を出力する補正係数発生回路と、一定基準電圧を供給
    する基準電圧源とを備え、ブランキング区間中に前記ム
    /D変換回路内のD/ム変換器の基準電圧入力端子に前
    記基準電圧源から前記一定基準電圧を入力した状態にて
    、前記ム/D変換回路が、前記ピーク値検出回路により
    検出された前ラインのピーク値をム/D変換し、次ライ
    ンの原稿読重置間中には、前記補正係数発生回路から前
    記ム/D変換結果に応じた補正係数が前記D/ム変換器
    に入力されるとともに、そのD/ム変換器の前記基準電
    圧入力端子に当該ラインの前記画信号が入力され、その
    D/ム変換器により当該ラインの補正演算釜行うことを
    特徴とする自動コントラスト補正回路。
JP56147569A 1981-09-17 1981-09-17 自動コントラスト補正回路 Granted JPS5848572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56147569A JPS5848572A (ja) 1981-09-17 1981-09-17 自動コントラスト補正回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56147569A JPS5848572A (ja) 1981-09-17 1981-09-17 自動コントラスト補正回路

Publications (2)

Publication Number Publication Date
JPS5848572A true JPS5848572A (ja) 1983-03-22
JPS6338150B2 JPS6338150B2 (ja) 1988-07-28

Family

ID=15433311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56147569A Granted JPS5848572A (ja) 1981-09-17 1981-09-17 自動コントラスト補正回路

Country Status (1)

Country Link
JP (1) JPS5848572A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980077483A (ko) * 1997-04-19 1998-11-16 윤종용 콘트라스트 조정방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834412A (ja) * 1971-09-06 1973-05-18
JPS5518131A (en) * 1978-07-24 1980-02-08 Mitsubishi Electric Corp Signal binary coding device
JPS55124360A (en) * 1979-03-20 1980-09-25 Nec Corp Setting circuit for picture signal slice level

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834412A (ja) * 1971-09-06 1973-05-18
JPS5518131A (en) * 1978-07-24 1980-02-08 Mitsubishi Electric Corp Signal binary coding device
JPS55124360A (en) * 1979-03-20 1980-09-25 Nec Corp Setting circuit for picture signal slice level

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980077483A (ko) * 1997-04-19 1998-11-16 윤종용 콘트라스트 조정방법

Also Published As

Publication number Publication date
JPS6338150B2 (ja) 1988-07-28

Similar Documents

Publication Publication Date Title
US6750910B1 (en) Optical black and offset correction in CCD signal processing
US5600317A (en) Apparatus for the conversion of analog audio signals to a digital data stream
EP1251507A3 (en) Asymmetry correcting circuit and information reproducing apparatus using the same
US6831686B1 (en) Method and device for the exposure-dependent noise correction in image sensors which can be addressed in lines and columns
KR970019506A (ko) 충분한 임피던스 매칭 특성 및 선형 agc 특성을 동시에 만족시키는 agc 장치
JPH04293365A (ja) 階調補正装置
JPH057154A (ja) A/d変換回路
JP3515747B2 (ja) ディジタル・アナログ変換回路
EP0144143A2 (en) Circuit arrangement for adjusting sound volume
JPH1065973A (ja) 固体撮像装置
US6353405B1 (en) Low distortion video analog-to-digital converter
JPH02230869A (ja) ゲインコントロール回路
US6806901B1 (en) Controlling the range and resolution of offset correction applied to the output of a charge coupled device
JPH03195177A (ja) 画像読取装置
JPS6338150B2 (ja)
JPS6010978A (ja) 固体撮像素子用増幅回路
US5552784A (en) Distortion reduction circuit for analog to digital converter system
JP3632328B2 (ja) A/d変換装置
KR930011572B1 (ko) 아날로그-디지탈 영상신호 변환장치
JPH06189160A (ja) デジタルガンマ補正装置
JPH0249075B2 (ja)
JPH05122519A (ja) ピークホールド回路
JP3226534B2 (ja) 原稿読取装置
KR970056995A (ko) 샘플링영역의 설정이 가능한 아날로그/디지탈변환장치
JPH05102853A (ja) A/d変換回路