JPS5850768A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS5850768A JPS5850768A JP56150334A JP15033481A JPS5850768A JP S5850768 A JPS5850768 A JP S5850768A JP 56150334 A JP56150334 A JP 56150334A JP 15033481 A JP15033481 A JP 15033481A JP S5850768 A JPS5850768 A JP S5850768A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- contact pairs
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 abstract 3
- 230000000295 complement effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は同一半導体基板に内蔵した２種類以上の定電
圧電源回路を、接点対群によって任意にパ１− 選択可能とする構成の半導体集積回路装置に関するもの
である。有用な応用例として相補型ＭＯ８集積回路につ
いて説明する。近年低消費電力を目的として相補型ＭＯ
８集積回路を使ったシステムが多く用いられるようにな
ってきたが、一般に相補型ＭＯ８集積回路ではその消費
電流が電源電圧、及び電源電圧によって制限される動作
速度に比例する。従って低消費電力にするため電源電圧
及び動作速度は使用目的を達成する範囲内において可能
な限り低くすることが望まれている。ところでマイクロ
コンピュータ等の汎用に使用される集積回路は仕様に記
載されている電源電圧の範囲内で高速動作を確保するた
めに内部機能回路ブロックは高速仕様を満足するように
設計する。しかし使用目的によって、動作速度において
必ずしも高速を必要としないが他の低速仕様のマイクロ
コンピュータでは遅すぎて使用でき彦い場合には高速仕
様ノマイクロコンピュータを使用せざるを得ない。
圧電源回路を、接点対群によって任意にパ１− 選択可能とする構成の半導体集積回路装置に関するもの
である。有用な応用例として相補型ＭＯ８集積回路につ
いて説明する。近年低消費電力を目的として相補型ＭＯ
８集積回路を使ったシステムが多く用いられるようにな
ってきたが、一般に相補型ＭＯ８集積回路ではその消費
電流が電源電圧、及び電源電圧によって制限される動作
速度に比例する。従って低消費電力にするため電源電圧
及び動作速度は使用目的を達成する範囲内において可能
な限り低くすることが望まれている。ところでマイクロ
コンピュータ等の汎用に使用される集積回路は仕様に記
載されている電源電圧の範囲内で高速動作を確保するた
めに内部機能回路ブロックは高速仕様を満足するように
設計する。しかし使用目的によって、動作速度において
必ずしも高速を必要としないが他の低速仕様のマイクロ
コンピュータでは遅すぎて使用でき彦い場合には高速仕
様ノマイクロコンピュータを使用せざるを得ない。
この時集積回路を含むシステムで共通に用いる電源電圧
は高速仕様の集積回路にとっては充分すぎるものとなり
、実際それ以下の電圧を集積回路に印加しても充分に使
用目的を満足し、かつ消費電力の点では有益である。但
し、集積回路のだめの特別な電源電圧を集積回路の外部
で実現しようとすれば外部においで余分の電源を用意し
なければならない。
は高速仕様の集積回路にとっては充分すぎるものとなり
、実際それ以下の電圧を集積回路に印加しても充分に使
用目的を満足し、かつ消費電力の点では有益である。但
し、集積回路のだめの特別な電源電圧を集積回路の外部
で実現しようとすれば外部においで余分の電源を用意し
なければならない。
この発明は半導体集積回路の外部から供給される単一の
電源電圧に対し、半導体基板に内蔵した２種類以上の定
電圧電源回路から、半導体集積回路装置の素子製造過程
（例えば金属配線蒸着工槌の段階で配線部材（例えば前
記金属配線）をマスクプログラマブルにより選択的に構
成し、この配線部材によりそのうちの少なくとも１つを
使用目的に応じて適宜選択することによって半導体集積
回路の内部機能口・路ブロックの電源電圧を最適な値に
変換し、消費電力に無駄の少ないシステムの構成を目的
としたものである。
電源電圧に対し、半導体基板に内蔵した２種類以上の定
電圧電源回路から、半導体集積回路装置の素子製造過程
（例えば金属配線蒸着工槌の段階で配線部材（例えば前
記金属配線）をマスクプログラマブルにより選択的に構
成し、この配線部材によりそのうちの少なくとも１つを
使用目的に応じて適宜選択することによって半導体集積
回路の内部機能口・路ブロックの電源電圧を最適な値に
変換し、消費電力に無駄の少ないシステムの構成を目的
としたものである。
第１図に本発明の一実施例を示す。第１図は同一半導体
基板に内蔵されたｎ種類の定電圧回路からなる定電圧電
源回路群３−１〜３−ｎのうちから１つだけを選択して
内部機能回路ブロック５に必要充分なる電源電圧を供給
する相補型ＭＯ８集積回路のブロック図である。基板上
には通常動作に必要な内部機能回路ブロック５及びその
電源ライン６のほかに定電圧電源回路群３−１〜３−ｎ
。
基板に内蔵されたｎ種類の定電圧回路からなる定電圧電
源回路群３−１〜３−ｎのうちから１つだけを選択して
内部機能回路ブロック５に必要充分なる電源電圧を供給
する相補型ＭＯ８集積回路のブロック図である。基板上
には通常動作に必要な内部機能回路ブロック５及びその
電源ライン６のほかに定電圧電源回路群３−１〜３−ｎ
。
接点対群２−１〜２−ｎ１及び接点対群４−１〜４−ｎ
がある。接点対群２−１〜２−ｎは集積回路の外部から
電源電圧を供給するだめの電源用パッド１を特定の定電
圧電源回路３−ｉと接続するだめのものであり、接点対
群４−１〜４−ｎは特定の定電圧電源回路３−ｉを内部
機能ブロック５の電源ライン６に接続するだめのもので
ある。相補型ＭＯ３集積回路の使用目的に合うように接
点対群は使用する定電圧回路３−ｉの前後の１組の接点
対２−ｉと４−ｉだけを導通状態、その他の接点対は全
て非導通状態にしておく。電源用パッド１から相補型Ｍ
Ｏ８集積回路を含むシステムにおいて共通に使用する電
源電圧を供給すると、接点対２−１．定電圧□電源回路
３−１．接点対４−１を介することにより使用目的に合
った電源電圧に変換されて内部機能回路ブ・ロック６の
電源ライン６に供給される。この時、定電圧電源回路群
３−１〜３−ｎの前後に接点対群２−１〜２−ｎ及び４
−１〜４−ｎを配することによって、使用しない定電圧
電源回路での不必要な電力の消費をなくシ（接点対群２
−１〜２−ｎによる）、又内部機能ブロック６の電源ラ
イン６に対する寄生的な効果をなくす（接点対群４−１
〜４−ｎによる）ことができる。
がある。接点対群２−１〜２−ｎは集積回路の外部から
電源電圧を供給するだめの電源用パッド１を特定の定電
圧電源回路３−ｉと接続するだめのものであり、接点対
群４−１〜４−ｎは特定の定電圧電源回路３−ｉを内部
機能ブロック５の電源ライン６に接続するだめのもので
ある。相補型ＭＯ３集積回路の使用目的に合うように接
点対群は使用する定電圧回路３−ｉの前後の１組の接点
対２−ｉと４−ｉだけを導通状態、その他の接点対は全
て非導通状態にしておく。電源用パッド１から相補型Ｍ
Ｏ８集積回路を含むシステムにおいて共通に使用する電
源電圧を供給すると、接点対２−１．定電圧□電源回路
３−１．接点対４−１を介することにより使用目的に合
った電源電圧に変換されて内部機能回路ブ・ロック６の
電源ライン６に供給される。この時、定電圧電源回路群
３−１〜３−ｎの前後に接点対群２−１〜２−ｎ及び４
−１〜４−ｎを配することによって、使用しない定電圧
電源回路での不必要な電力の消費をなくシ（接点対群２
−１〜２−ｎによる）、又内部機能ブロック６の電源ラ
イン６に対する寄生的な効果をなくす（接点対群４−１
〜４−ｎによる）ことができる。
第２図は半導体基板に内蔵された定電圧電源回路群の中
から必要に応じて２つ以上の定電圧電源回路を選択する
場合の相補型ＭＯ８集積回路のブロック図である。基板
上には前記第１図における構成のほかに内部機能ブロッ
ク５からの信号を集積回路の外部に伝えるインタフェイ
ス回路７及びその電源ライスがある。電源用ノくラド１
から供給される電源電圧は接点対２−５．定電圧電源回
路３−５．接点対４−ｊなる経路により内部機能回路ブ
ロック５の電源ライン６に供給され、又電源角パッド１
から接点対２−に、定電圧電源回路３−に、接点対４−
になる経路によりインタフェイス回路７の電源ライン８
に供給される。さらにこの場合、電源用パッド１を内部
機能回路ブロック５の電源ライン６或いはインタフェイ
ス回路７の電源ラインと直接に接続する接点対を設ける
ことも可能である。
から必要に応じて２つ以上の定電圧電源回路を選択する
場合の相補型ＭＯ８集積回路のブロック図である。基板
上には前記第１図における構成のほかに内部機能ブロッ
ク５からの信号を集積回路の外部に伝えるインタフェイ
ス回路７及びその電源ライスがある。電源用ノくラド１
から供給される電源電圧は接点対２−５．定電圧電源回
路３−５．接点対４−ｊなる経路により内部機能回路ブ
ロック５の電源ライン６に供給され、又電源角パッド１
から接点対２−に、定電圧電源回路３−に、接点対４−
になる経路によりインタフェイス回路７の電源ライン８
に供給される。さらにこの場合、電源用パッド１を内部
機能回路ブロック５の電源ライン６或いはインタフェイ
ス回路７の電源ラインと直接に接続する接点対を設ける
ことも可能である。
以上の如く本発明は配線部材のマスクを変更することに
よって相補型ＭＯ８集積回路の内部での電源電圧を容易
に変換することを可能とし、低消費電力志向のシステム
の実現に大きな効果をもたらすものである。なお以上の
説明は相補型ＭＯ８集積回路について行なったが一般の
半導体集積回路についても適用可能である。
よって相補型ＭＯ８集積回路の内部での電源電圧を容易
に変換することを可能とし、低消費電力志向のシステム
の実現に大きな効果をもたらすものである。なお以上の
説明は相補型ＭＯ８集積回路について行なったが一般の
半導体集積回路についても適用可能である。
第１図及び第２図は本発明による相補型ＭＯ８集積回路
の概要を示すブロック図である。 １・・・・・・電源用パッド、２−１〜２−ｎ・・・・
・・接点対群、３−１〜３−ｎ・・・・・・定電圧電源
回路群、４−１〜４−ｎ・・・・・・接点対群、５・・
・・・・内部機能回路ブロック、６・・・・・・内部機
能ブロック６の電源ライン、７・・・・・・インタフェ
イス回路、７４−− ８−・・・・・・インタフェイス回路７の電源ライン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
の概要を示すブロック図である。 １・・・・・・電源用パッド、２−１〜２−ｎ・・・・
・・接点対群、３−１〜３−ｎ・・・・・・定電圧電源
回路群、４−１〜４−ｎ・・・・・・接点対群、５・・
・・・・内部機能回路ブロック、６・・・・・・内部機
能ブロック６の電源ライン、７・・・・・・インタフェ
イス回路、７４−− ８−・・・・・・インタフェイス回路７の電源ライン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- （１）同一半導体基板において２種類以上の定電圧電源
回路を設け、前記定電圧電源回路の各々の入力部と外部
電源入力端子との間、及び前記定電圧電源回路の各々の
出力部と集積回路の機能回路ブロック群の電源ラインと
の間を、それぞれ選択的に接続可能とする接点対を設け
て接続し、機能回路ブロック群に印加される動作電圧が
前記定電圧電源回路から接点対により選択設定されるこ
とを特徴とする半導体集積回路装置。 （２、特許請求の範囲第１項記載の半導体集積回路装置
において、接点対を配線部材によシ選択的に構成するこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150334A JPS5850768A (ja) | 1981-09-21 | 1981-09-21 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150334A JPS5850768A (ja) | 1981-09-21 | 1981-09-21 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5850768A true JPS5850768A (ja) | 1983-03-25 |
Family
ID=15494733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150334A Pending JPS5850768A (ja) | 1981-09-21 | 1981-09-21 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850768A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074455A (ja) * | 1983-09-29 | 1985-04-26 | Fujitsu Ltd | マスタスライス集積回路 |
| JPS60113946A (ja) * | 1983-11-25 | 1985-06-20 | Nec Corp | 特性補正型マスタ−スライスゲ−トアレイ |
| JPH0297058A (ja) * | 1988-10-03 | 1990-04-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH0462963A (ja) * | 1990-07-02 | 1992-02-27 | Kawasaki Steel Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156354A (en) * | 1979-05-24 | 1980-12-05 | Nippon Telegr & Teleph Corp <Ntt> | Feeding method for large scale semiconductor ic |
-
1981
- 1981-09-21 JP JP56150334A patent/JPS5850768A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156354A (en) * | 1979-05-24 | 1980-12-05 | Nippon Telegr & Teleph Corp <Ntt> | Feeding method for large scale semiconductor ic |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074455A (ja) * | 1983-09-29 | 1985-04-26 | Fujitsu Ltd | マスタスライス集積回路 |
| JPS60113946A (ja) * | 1983-11-25 | 1985-06-20 | Nec Corp | 特性補正型マスタ−スライスゲ−トアレイ |
| JPH0297058A (ja) * | 1988-10-03 | 1990-04-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH0462963A (ja) * | 1990-07-02 | 1992-02-27 | Kawasaki Steel Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5850768A (ja) | 半導体集積回路装置 | |
| JPS60105252A (ja) | 機能選択型集積回路 | |
| JPH0236610A (ja) | マスタースレーブ型ｄタイプフリップフロップ回路 | |
| JPS6120421A (ja) | 半導体集積回路 | |
| JPH0350905A (ja) | トランジスタ回路 | |
| JPS62100019A (ja) | 半導体集積回路 | |
| JPH0352043Y2 (ja) | ||
| JPH03238917A (ja) | 半導体集積回路 | |
| JPS58147055A (ja) | 半導体集積回路装置 | |
| JPH04116709A (ja) | 低雑音電源装置 | |
| JPS5587457A (en) | Lsi layout processing | |
| JPS6320440U (ja) | ||
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPS62105460A (ja) | 集積回路 | |
| JPH0353603A (ja) | 入力バッファ回路 | |
| JPH0445574A (ja) | マスタスライス型半導体集積回路装置 | |
| JPS6250915A (ja) | 半導体集積回路装置 | |
| JPH0243762A (ja) | モノリシック集積回路 | |
| JPS63137459A (ja) | 半導体装置 | |
| JPH0616301B2 (ja) | 集積回路装置 | |
| JPS62145901A (ja) | 発振回路 | |
| JPS58178780U (ja) | 信号切換制御回路 | |
| JPS62241365A (ja) | システムｌｓｉ化方式 | |
| JPS63215052A (ja) | 半導体集積回路装置 | |
| JPS6136947A (ja) | 半導体装置 |