JPS5851373A - 画像記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、画像記憶装置に関するものである。従来よ
り、画像処理技術の高度化、実用化に伴い、さまざまな
画像人力装置、画像表示装置１画１象演算装蓋が開発さ
れてきた。これらの装置には高速の読み出し書き込み動
作の可能な大容量記憶装置が必要である。このような記
憶装置は画像の走査信号に同期して動く必要があるばか
りでなく、種々の読み出し書き込み方法、主としてはア
ドレスの指定順の変更が可能でなければならない。たと
えば１表示の場合にはズーミ／グ操作、シフト操作や転
置操作が必要であり、入力の場合には、飛越走査が必要
となる。

さらに、画像演算装置と組み合わせる場合には、演算の
種類に応じて特殊な読み出し書き込み方法（アドレス指
定方法）が要求される。また、発展的には一つの記憶装
置に同時に読み出し書き込みを行なうような多重使用の
機能も要求される。

従来、このような場合には、それぞれの機能に対して専
用の制御回路を設け、これらを必要とされる操作に応じ
て切り替えていく方法がとられていた。しかし、この方
法では、制御回路全体が煩雑となるし、また、実現でき
る機能も狭い範囲に限られるという欠点があった。

本発明は、以上に鑑みてなされたもので、画像表示、画
像入力、画像演算の際に使用される読み出し書き込み方
法乃至アドレス指定順の変更を統一的に実現できる画像
記憶装置を提供せんとするものである。

以下、発明の詳細について述べる。

ＰＸ’７個の画素から成る二つの画像をＩ、　、　Ｉ。

とする。Ｉ、　、　Ｉ、を２次元行列とみたとき、それ
らの列番号、行番号をそれぞれ、ｔｔ＋　ｒＡノＳ　Ｌ
ｌ＋Ｍｊ（１（、ｉ＜ｐ、１＜Ｊ≦ｑ）とおき、次の二
つの置換を作る。

すると、前述の画像表示、画像入力、画１象演算の際に
必要となる記憶装置の読み出し書き込み方法は（１）式
で表現することができる。たとえば、２倍のズーミング
表示の場合は次のようになる。

■、を記憶装置に格納された画像、■、を表示デバイス
上に表示された画像とする。必要な置換は、で表現でき
る。ただし、簡単のため、Ｐ、９は偶数とした。転置の
場合には、（１）式の列番号、行番号を交換して次の形
で表現できる。

本発明は、この置換操作を実現するため、少くともアド
レスに関して、望ましくは書き込み読み出し制御、周辺
回路制御にも関して、高速の書き替え可能な制御記憶部
を導入することとした。一般に、画像を走査するために
は３種類の信号が必要である。すなわち、１画面の開始
を示すパルス信号Ｆφ、１走査線の開始を示すパルス信
号Ｌφ、画素の位置を示すパルスＭφである。本画像記
憶装置もこの三つの°パルスで駆動される。第１図に一
実施例の概略構成を示し、装置全体には符号−を付す。

計数器１．コはパルス信号を計数する。計数器ｌはＭφ
を計数し、Ｌφでリセットされる。

計数器コはＬφを計数し、Ｆφでリセットされる。

制御記憶３．ψは計数器Ｉの計数値をアドレスとして読
み出され、制御記憶！、４は計数器コの計数値をアドレ
スとして読み出される。第２図のように画像のＸ座標、
Ｘ座標を定義すれば、制御記憶３からは読み出しのため
のＸ座標の制御情報が、制御記憶部からは書き込みのた
めのＸ座標の制御情報が、制御記憶Ｓからは読み出しの
ためのＸ座標の制御情報が、制御記憶６からは書自込み
のためのＸ座標の制御情報が、それぞれ読み出される。

制御記憶３，５の読み出し情報は組み合わせて、記憶部
／ｌの読み出し制御に用いられる。レジスタ７、ｆｆ、
９はこれら制御情報を保持するもので、それぞれ、読み
出しアドレスレジスタ、読み出し時記憶部制御レジスタ
、出力バツ７ア制御ルジスタである。制御記憶ｑ、６の
読み出し情報は、記憶部／Ｉの書き込み制御に用いられ
、これらは書き込みアドレスレジスタ１０．書き込み時
記憶部制御レジスタ／／、入力バッファ制御レジスタ１
２に保持される。

読み出し時記憶部制御レジスタｔと書き込み時記憶部制
御レジスタ／／の制御情報は、組み合わせて記憶部制御
レジスタ１３に保持される。これらの情報はたとえば、
記憶部ｌｌに対する読み出し／書き込みの指示、記憶部
制御情報自身の有効／無効の指示などである。

読み出しアドレスと書き込みアドレスは、記憶部制御レ
ジスタ１３からの読み出し／書き込みの指示により、い
ずれか一方が゛アドレス選択部／４４で選択されてアド
レスレジスタ／ｊに保持され、記憶部／１に対するアド
レスとなる。

記憶部ｉｔはメモリ集積回路から成る。

画像記憶装置の読み出し書き込みの速さは、扱う画像の
品質を決定するので、速い程良い〇一方、大容量のメモ
リ集積回路の読み出し書き込みの速さは必ずしも十分で
ない。そこで、記憶部／ｌの出力部と入力部にそれぞれ
、出力バツファ／４．入力バツ７ア１７を置く。出力バ
ッファ制御レジスタｔは出力バッフ′γ１６の、入カパ
ツファ制御しジスタｌコは入力バッファ１７の制御情報
を保持する。

第３図に最大５１２　Ｘ　５１２画素の画像に対する記
憶装置の制御記憶の語構成の例を示す。出力バッファ、
入力バッファのサイズは８画素分とする。各ビットの意
味は次の通りである。

ν勺。、　ｎｆｉｔ：記憶装置の読み出し／書き込みの
指定。

ａｘｏ、　、　ｗｘｏ、　＋　’ａｙｏ１．　ｗｙｏ、
　：それぞれ、読み出された語の有効、無効を示す。

ＲＸＯ，、ＲＹＯｏ：記憶部からの出力画素を０で置き
換えるかどうかを示す。

ｗｘｏ、　、　ｗｙｃ、　：記憶部への入力画素を０で
置き換えるかどうかを示す。

ＲＸＡ、、　、　ＲＢＦ、〜。：読み出し時のＸ座標の
指定。

ＲＢＰ、〜。は出力バッファのアドレス、ＲＸＡ、〜。

は記憶部のアドレスの下位６ビツトである。

Ｒ”８ＭＩ　：読み出し時のＹ座標。記憶部のアドレス
の上位９ビツトに対応する。

ＷＸＡ、、　、　ＷＢＦ、〜。：書き込み時のＸ座標の
指定。

ＷＢＦ、〜。は入力バッファのアドレス、ＷＸＡ、〜。

は記憶部のアドレスの下位６ビツトである。

ＷＹＡ、〜。：書き込み時のＹ座標。記憶部のアドレス
の上位９ビツトに対応する。

ＲＸＯ，ニアドレスＲＹＡ、−６、ＲＸＲ，〜。で指定
された記憶部内の情報を出力バッファに書き込むことを
指示する。

ＷＸＯ０ニアドレスｗＹ人、〜。１ｗ′ｘ人５〜ｏテ指
定された記憶部に入力バッファの内容を書き込むことを
指示する。

ｔ（！ｒＭφの周期とする。出力バッファ、入力バッフ
ァの制御に関しては、読み出し時を例にとれば、記憶部
の読み出し時間を考慮して、あらかじめＢＹ、〜。とＲ
ＸＡ、〜。で記憶部アドレスを指定しておき、８１経過
後に、読み出した８画素分の情報を出力バッファに書き
込み、次にＲＢＦ、〜・にしたがって、周期ｌで１画素
ずつ出力する。書き込み時も同様である。また、Ｒ／Ｖ
、　、　Ｒ／Ｖ、　　によって記憶部の読み出し／書き
込み動作が８１毎に変更で診るので、見掛は上、読み出
しと書き込みを同時に行なうことも可能である。ただし
、この場合、読み出し／書き込み速度は半分になるＯ 置換α）式の各行中の各項が一つの語に対応する。語中
のアドレス指定部分が、列番号あるいは行番号を表わし
ている〇 置換（１）式の各行は制御語の列（一種のマイクロプロ
グラム）へ比較的簡単に変換できる。本画像記憶装置に
ミニコンピユータ、マイクロコンピュータを接続して、
語列の生成、制御記憶へのロードを行なうことにより、
置換（１）式の形で表現される動作はすべて実行できる
。

なお、第１図の各制御記憶３，４４．！、４の深さを十
分とっておけば、シフト操作は、語列のロードアドレス
を変えることで可能になる〇まだ、転置操作は、制御記
憶３とψ、制御記憶Ｓと６の内容をそれぞれ交換し、計
数器ｌがＬφを計数してＦφでリセットされ、計数器コ
がＭφを計数してＬφでリセットされるようにすればよ
い〇 本画像記憶装置２０を画像入力装置、画像表示装置、画
像演算装置と組み合わせた応用例をそれぞれ、第４図、
第５図、第６図に示す。

第４図において、画像記憶装置Ｊの動作に必要な信号Ｍ
φ、Ｌφ、Ｆφはテレビカメラ制御部コｌから供給され
る。テレビカメラｎの出力映像信号はＡＤ変換器おによ
ってディジタル化されて本画像記憶装置Ｊに入力される
。テレビカメラｎの撮儂が飛越走査によるものとし、入
力画１象のサイズを５１２　Ｘ　４８０画素とする。撮
像画像をＸい画像記憶装置Ｊに格納される画像を■、と
すれば、ａ）式に準じて、 なる置換を行なうことにより、飛越走査を順次走査に変
換して画像配憶装置Ｊに入力画像を格納できる。（４）
式の両置換の第１行は入力画像の画素系列を表わしてい
る。第２行は、先に述べたようにして画像記憶装置２０
の制御記憶によって実現できる。第１図の制御記憶弘に
列置換の第２行、制御記憶６に行置換の第２行に相当す
る制御語列をロードしておけばよい。

第５図において、画像記憶装置Ｉの動作に必要な信号Ｍ
φ、Ｌφ、Ｆφはテレビモニタ制御部Ｊから供給される
。画像記憶装置Ｊからの出力画素はＤ人変換器ｊによっ
てアナログ化され、テレビモニタＪに表示される。画像
記憶装置Ｊ内に格納されている画像を童８、表示画像を
！、とすれば、画像サイズを５１２　Ｘ　５１２として
、なる置換を考えればよい。このためには、第１図の制
御記憶３に列置換の第１行、制御記憶Ｓに行置換の第１
行に相当する制御語列をロードする。

第６図示の応用例では、第１図示の画像記憶装置Ｉを二
つ（コθａ、コθｂ）用いていて、動作に必要な信号Ｍ
φ、Ｌφ、Ｆφは１画像演算制御部２７から供給される
。第一の画像記憶装置ｆコθαからの出力画素に画像演
算器Ｕが演算を施し、結果は第二の画像記憶装置コθｂ
に格納される。

例として、第一の画像記憶装置コθａ内の画像１゜に定
数値１を加えた結果の画像■、を第二の画像記憶装置コ
θｂに格納するような演算を考えれば、要する置換は６
）式である。第一の画像記憶装置コθαの開側記憶のう
ち、第１図の３．３の部分に＠）式の両置換の第１行に
対応する制＃語列をロードし、また、第二の画像配憶装
置コθｂの制御記憶のうち、第１図のダ、６の部分に（
５）式の両置換の第２行に対応する制御語列をロードす
る。なお、演算の種類によっては、画像記憶装置コ０α
、コθｂはそれぞれ、複数個あってもよい。

また、一つの画像記憶装置ｍが、これ等両画像装置コθ
α、コ０ｈの機能を兼ねてもよい。

第４図、第５図、第６図に示した入力、表示、演算機能
を統合した画像処理装置も構成可能で、第７図にそうし
た応用例を示す。ここでは１本画像記憶装置を７台使用
（夫々を２１）−、、２０−、。

・・・ｒ＋、で示す）している。

画像入力部Ｘは、第４図におけるテレビカメラｎ、テレ
ビカメラ制御部Ｊ／、ＡＤ変換器力を要素として構成さ
れるものである。この画１象入力部Ｘと各画像記憶装置
Ｊ−１〜Ｊ６．は、第４図について説明した方法で結合
しているから、画１′家入力ｔ！Ａ３０からこれ等画像
記憶装置２０−、〜コ０−。

への画イ象入力ができる。

画像演算部３／は、第６図における画像演算器Ｕと画像
演算制御部コアを要素として構成されるものである。そ
して、第７図の画像記憶装置Ｊ−１〜ｍ−７の各々は、
第６図の出力側画像記憶装置コ０ａと入力側画像記憶装
置コθｂに対応している。第７図の画像演算部３１と各
画像記憶装置は第６図について説明した方法で結合して
いるから、実行したい演算に応じて各画像記憶装置を出
力側画像記憶装置あるいは入力側画像記憶装置として用
いることにより、演算が可能となる。

画像表示部３２は、第５図におけるＤ人変換器ｊ、テレ
ビモニタ制御部評、テレビモニタ易を要素として構成さ
れるものである。第７図の画像演算部３／、画像表示部
３コ、画像記憶装置Ｉっ〜＆、の動作に必要な信号Ｍφ
、Ｌφ、Ｆφは共通である。画像表示部３２は画像演算
部３１の出力信号を各画像記憶装置に入力するデータフ
ィン上に接続されているから、画像演算部３１によ°る
演算結果を表示する。入力画素をそのまま出力画素とす
る操作も一つの演算と見れば、各画像記憶装置の内容を
表示することになる。

以上詳細に説明したように、この発明は、画像の入力、
表示、演算の際に必要となる画像記憶装置において、制
御部分に望ましくは高速の制御記憶を採用し、画像の走
査信号により制御情報を読み出すようにしたため、回路
の簡略化が計られるばかりでなく、少くともアドレス指
定順、望ましくは他の情報にも関して制御記憶の内容を
書き替えて種々の使用形態に適応できるから、画像処理
装置を構成する場合の極めて有効な手段を提供するもの
である。

【図面の簡単な説明】

第１図は本画像記憶装置の一実施例の概略構成図、第２
図は画像上の座標系を示した説明図、第３図は制御記憶
の語構成例を示した説明図、第４図は画像入力装置の一
例の概略構成図、第５図は画像表示装置の一例の概略構
成図、第６図は本装置の第一の応用例としての画像演算
装置の概略構成図、第７図は画像処理装置への応用例の
概略構成図、である。 図中、３．ｕ、３．４は制御記憶部、ｌ♂は画ｒ象記憶
部、２１）　、　：１０ａ　、　２０ｈ　、　２０、〜
２０−．　ｌｉ全全体しての画像記憶装置、である。 牙２図 才３図 ７′４図 第５！！１ １＠、ゆ、ＦΦ

Claims (1)

1. 【特許請求の範囲】 複数行複数列の画素記憶部から成る画像記憶部を持ち、
   アドレス指定情報により指定されたアドレスに対応する
   上記各画素記憶部に対し、選択的に画素の書き込み、読
   み出しを行う画像記憶装置において、 上記アドレス指定情報を書き替え可能な制御記憶部に記
   憶させ、画像の走査信号に同期して読み出すようにした
   ことを特徴とする画像記憶装置。