JPS5851376A - 重畳積分計算方式 - Google Patents

重畳積分計算方式

Info

Publication number
JPS5851376A
JPS5851376A JP56149845A JP14984581A JPS5851376A JP S5851376 A JPS5851376 A JP S5851376A JP 56149845 A JP56149845 A JP 56149845A JP 14984581 A JP14984581 A JP 14984581A JP S5851376 A JPS5851376 A JP S5851376A
Authority
JP
Japan
Prior art keywords
image
storage device
image storage
control
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56149845A
Other languages
English (en)
Other versions
JPS6143752B2 (ja
Inventor
Hideo Tsukune
築根 秀男
Shigeyuki Sakane
Toshio Matsushita
Masayoshi Kakikura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP56149845A priority Critical patent/JPS5851376A/ja
Publication of JPS5851376A publication Critical patent/JPS5851376A/ja
Publication of JPS6143752B2 publication Critical patent/JPS6143752B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発@l−1、重畳積分計算方式に関する。
重畳積分計算は、画壕などの2次元のパターン情味に対
する最も基本的な演算の一つであシ、その高速化が不可
欠である。従来、この種の演算を高速で実行する専用処
堆装置がいろいろ開発されてきた。しかし、十rらは、
あま夛にも特殊化されていて融通性に乏しかったシ、汎
用性があってもプログラミングが容易でなかったシ、ま
た、−書処理用の他の機器との整合性に欠は九シ、さら
に、装置が複雑であったシといった間鵬がめった。
本発明り、この点に罐て々さtたもので、画書入力の丸
めの記憶機能、画像表示のための記憶機能、画像演算の
九めの記憶機能の5機能を兼ね備え九m偉記憶装置と、
1次元の積和演算器を組合わせて成る重畳積分計算方式
を提供するものである。
以下、発明の詳細について述べる。まず、第一の構ag
!素としての記憶装&について述べる。
Fxf個の画素から成る2つの画gIIをI、 、 I
。
とする。I、;I、を2次元行列とみ九とき、それらの
列番号、行番号をそtぞれ、14 、mj :lj 。
Mj (1≦i≦ff、1≦j≦q)七おき、次の2つ
の置換を作る。
すると、前述の画像表示、ll1i儂入方、iIi像演
算演算KIjbI11となる配憶装置の読み出し書き込
み方法は(1)式で!l!現することができる。九2え
ば、2倍のズーミング表示の場合は次のようになる。
■、を配憶装置に格納されたIli像、I、を表示デバ
イス上に表示された画像とする。必要な置換社、で!!
現できる。ただし、簡単の大め、p、ra偶数とし丸。
転置の場合には、(1)式の列番号、行番号を交換して
次の形で表現できる。
簡単のため、pxqとし丸。その他の操作も同様に置換
形式で表現できる。
本発明では、この画像1憾装置として上述の置換操作を
実現するため、少くともアドレスに関して、望ましくは
書き込み読み出し制御、周辺1絡−JIlにも関して高
速の書き替え可能な制御11111+:憶部を導入する
こととし丸。一般に、画像を走査する丸めには5111
mの信号が必要である。
すなわち、1画面の開始を示すパルス信号Fφ、1走査
纏の開始を示すパルス信号Lφ、画素の位置を示すパル
スMφである。本**配憶装置もこの5つのパルスで駆
動される。縞1図にその一例の概略構成を示し、!!置
全全体は符号λ0を付す。
計数−/、Jはパルス信号を計数する。計数器/UMφ
を計数し、Lφでリセットされる。計数器コはしを計数
し、Fφでリセットされる。
制御記憶J、4Aは計数alの計数値をアドレスとして
読み出され、制御ill配憶j 、 Ai!計数器コの
計数値をアドレスとして読み出される。第2図のように
画像のX座標、X座標を定義すれば、制御記憶Jからは
読み出しの丸めのX座標の制御情報が、制御記憶lから
は書き込みの丸めのX座標の制御情報が、制御記憶!か
ら線銃み田しの丸めのX座標の制御情報が、制御配憶4
からは書き込みのためのX座標の制御情味が、それぞれ
読み出される。
制御1配憶j、jの読み出し情報は組み合わせて、記憶
s/lの読み出し制御に用いられる。レジスタ?、1.
゛りFi?:、れら制御情−を保持するもので、それぞ
j、続み…しアドレスレジス11読み出し時記憶部制御
レジスタ、田カバン77制御レジスIである。制御記憶
参、乙の絖み出し情報は、記憶@/Iの書き込み制御に
用いられ、とわらは書き込みアドレスレジスタ101書
き込み時配憶萄制御しジスタ//、入力パツファ制御し
ジスタ/コに保持される。
読み出し時記憶部制御レジスタlと書き込み時記憶部制
飢レジスタllの制御情報轄、組み合わせて記憶部制御
レジスタ13に保持される。こtらの情報線たとえば、
記憶sllに対する読み出し/書き込みの指示、記憶部
制御情報自身の有効/無効の指示をとである。
読み出しアドレスと1118込みアドレスに、記憶部制
御レジスタ/Jからの読み出し/書き込みの指示によシ
、いずれか一方がアドレス選択部iで選択されてアドレ
スレジスタ/jに保持され、記憶部llに対するアドレ
スとなる。
配憶@itはメモリ集積回路から成る。
#J像記憶装置の読み出し11!込みの速さは、扱う1
iii儂の品質を医定するので、速い程良い。
一方、大容量のメモリ集積回路の読み出し書き込みお速
さは必ずしも十分でない。そこで、記憶s/lの出力部
と入力部にそれぞれ、出力バッファt4.入カパッファ
/7を置く。出力バッファtill 1ルジスタタは出
力バッファt4の、入カバンファ制御しジスタlコは入
力バツファ170制御情報t−保持する。
第5図に最大512 X 512画票の画像に対する記
憶装置の制御記憶の語構成の例を示す。出力バッファ、
入力バッファのサイメFi8IIiii素分とする。各
ビットの意味は次の通シである。
臘、 R/W、 :記憶装置の読み出し/書き込みの指
定。
RXO,、’WXO,、RYO,、WYOt : ’f
:レソrt %alljされた語の有効、無効を示す。
RXO,、RYO,:記憶部からの出力画素を0で置き
換えるかどうかを示す。
WXO,、WYOo: Ik2tliftBへO入力1
fii素t O’t’置き換えるかどうかを示す。
RXA、、 、 RBF、〜。:読み出【7時のX座標
の指定つRBF、−4扛出カバソフアのアドレス、RX
A、。
は記憶部のアドレスの下位6ビツトである。
RYA、〜。:説み出し時のY座標っ記憶部のアドレス
の上位9ピツトに対応する。
wxAll〜。、 MP、、 :書き込み時のX座標の
指定。
WBF、、 Fi人カパッファのアドレス、熟。
は記憶部のアドレスの下位6ピントである。
WYAs、、):書き込み時のYi標。記憶部のアドレ
スの上位9ビツトに対応する。
RXO0ニアドレスRYA、〜。、敵〜9で指定さnた
配憶針内の情報を田カパッファに書き込むことを化示す
るっ 荀の。ニアドレス給入〜。、 WXA@4で指定さnた
記憶部に入力バッファの内容を書き込むことを指示する
。
τを脚の周期とする。出カバソファ、入力バッファの制
御に関しては、読み田し時を例にとjば、記憶部の読み
出し時間を湯層して、あらがじめ1−LYA、、とハル
間で記憶部アドレスを指定しておき、8τ紅過後に、読
み出した8画素分の情報を出力バッファに書き込み、次
にRBF、〜。にしたがって、周期τで1画素ずつ出力
する。省き込み時も同様てめる。また、に、ルmKよっ
て記憶部の読み出し/書き込み動作が8を毎に変便でき
るので、見掛は上、読み出しと畳き込みを同時に行なう
ことも可能である。九だし、この場合、続み出し/書き
込み速度は半分になる。
置換(1)式の各行中の各項が1つの語に対応する。語
中のアドレス指定部分が、列番号あるいは行番号を表わ
している。
置換(1)式の各行は制御語の列(−檀のマイクロプロ
グラム)へ凡戦的簡単に変換できる。本面1砿記憶装置
にミニコンピユータ、マイクロコンピュータを接続して
、語列の生成、制%記憶へのロードを行なうことKXF
)、置換(1)式の形で表現される動作はすべて実行で
きる。
なお、第1図の各制御記憶J、lI、j、ぶの深さを十
分とっておけば、シフト操作は、語列のロードアドレス
を変えるととで可能になる。
また、転置操作は、制御41紀憶3とダ、制御記憶!と
乙の内容をそれぞれ交換し、計数器lが−を計数してF
φでリセットされ、計数器コがM−を計数してLφでリ
セットされるようにすればよい。
本面儂記憶装fl11λθ自体の理解を[’に深める九
め、この装置を画像入力装置、画像表示装置、画像演′
JI#装置と組み合わせた応用例をそれぞれ、第4図、
累5図、第6図に示す。
第4図において、画像記憶装置コOの動作に必要な信号
獅、Lφ、F1$はテレビカメラ制御kI&6−/から
供給さする。テレビカメラコλの出力Wk像伯号はAD
変換器λJによってディジタル化さnて本画像配憶装置
11コOに入力される。テレビカメラ−2−2の撮儂が
飛越走置によるものとし、入力画像のサイズを512 
X 480画票とする。撮gI−像を11.1儂記憶装
置−〇に格納される画像を1.とすれば、(1)式に準
じて、 なる置換管材なうことによシ、飛越走査を順次走査に変
換して画像記憶装fIII−Oに入力画像を格納できる
。(4)式の両置換の第1行は入力画像の1累系列を表
わしている。第2行は、先に述べたようにして画像記憶
装置tコQの制御記憶によって実現できる。第1図の制
御41紀憶ダに列置換のw42行、制御記憶4に行置換
の第2行に相当する制御語列をロードしておけばよい。
第5図において、画像記憶装@20の動作に必要な信号
Ml&、Lφ、Fφ祉テレビモニタ制御Sコ参から供給
される。画像記憶装置コ0からの出力1lii素はDA
iHIL器2jKよってアナ口、グ化され、テレビモニ
タコロに表示される。画倫記憶装筺コO内に格納されて
いる画像をI1%懺示画像を11とすれば、画*1イズ
を512 X 512として、なる置換を考えれによい
。この喪めには、納1図の制御記憶3に列置換のM1行
、制御記憶jに行置換の181行に相当する制御iIl
紛列をロードする。
累6図示の応用例では、第1図示の画儂配憶装gt−〇
を二つ(コOa、コoh )用いていて動作に必要な信
号Mφ、Lφ、Fφ蝶、画像演算制御sλ7から供給さ
れる。第一の画像記憶装fi11コOaからの出力画素
に画像演算制御lが演算を維し、結果は給二の1Iii
像記憶装置コ06に格納される。例として、第一の画像
記憶装*λOa内の画像I、に足数値1を加えた結果の
画*Ivを第二の画像配憶装置コObに格納するような
演算を考えれば、螢する置換は(5)式である。第一の
画像記憶装置、2O(、の制御記憶のうち、第1−のJ
、jc)部分に(5)式の両置換の絽1行に対応する制
御1語列をロードし、′tた、第二の画像記憶装置−〇
6の制御記憶のうち、第1図の44.4の部分K(5)
式の両置換の絽2行に対応する制御諸列をロードする。
なお、演算のtIi類によっては、画像記憶装置コOa
。
コo6はそtぞれ、複数イーめって吃よい。また、一つ
の1iii儂記憶装&λOが、これ勢両画像装置コOα
9.20bの機能を兼ねてもよい。
第4図、第5図、絽6例に示した入力、表示、演:jI
fjk能を統合した画儂処堆装置も構成可能で、菖7図
にそうした応用例管示す。ここでは、本画像記憶装置を
7台使用(夫々を20−1−コO−h・・・λO−!で
示す)している。
画像入力5JOFi、84図におけるテレビカメラ−、
テレビカメラ制御部コへり変換器コJt−費素として構
成されるものである。この−儂入力1lIJQと各画曽
記憶装置−〇−1〜コθ一番は、島4図について説明し
九方法で結合しているから、画像入力@JOからとV等
画像記憶装置−〇、〜コ0−.へのIdiig11入力
ができる。
tii儂演算sJlは、#46図におけるIdi像演算
器、2tと画儂演算制@ !11.27をI!!票とし
て構成さnるものである。そして、第7図のl1ii像
記憶装置−〇−r〜、20−.の各々は、第61の出力
匈画−記憶装置コOαと入力側画儂記憶装置コ06に対
応している。第7図の画像演算制御31と各画像記憶装
置Fi第6図について説明した方法で結合しているから
、実行したい演′J!に応じて各画像記憶装置を出力l
l##像記憶装置1あるいは入力@IIJ1jl記憶装
置として用いることにより、演算が可能となる。
画像表示B3コは、麺5図におけるDA変換器コj1テ
レビモニタ制帽1弘、テレビモニタコロを費票として構
成される鴨のである。k7図の画儂演真!117/、画
像表示1i1jコ、画曽記憶装置λ0−1〜コO−マの
動作に必要な信号Mφ、Lφ、)φに共通である。画僧
表示@Jコは1j17像演算部J10出力信号を各−像
記憶装置に入力するデータライン上に接続されているか
ら、1Iii像演算I83/による演算結果を表示する
。入力画素をそのまま出力画素とする操作も1つの演算
と見れば、各画像記憶装置の内容を表示することになる
。
次に本発明にて必要なもう一つのmg子としての積和演
X器について述べる。
(2N+ 1 )X (2N+1 ’)の重畳積分演算
は、係数行列をα(s 、 /)、1lfI索データを
p (& r t>で表わすと、 とおく。本積和演算器は、(9)式を演算するものであ
る。その(9)式に至る計算過程の概略図を5×5の重
畳積分を例にとって、縞8図に示す。
係数レジスタ3J入、JJB、JJOFi係数行列の1
行目の5XJa(1、j) 、G (2,/) 、a 
(Lj)をそれぞれ保持する。画素レジスタj$A、J
4’B、74IOは全体が1つのシフトレジスタになっ
ている。演算器を動かすパルス信号をCφとし、その崗
期をtとする。原画票はまず、画素レジスタJ$Qにス
トアされ、τ毎に1票しジスタJIIB、J+Aとシフ
トして行く。係数レジスタJJA、JJB、370と面
木しジスI 144に、jぐB 、34IOのデータは
それぞれ乗算1131に、JOB、310で積をとられ
、5つの積の和を加算器J4で計算する。この結果Fi
第(7)式を計算し九ことになる。中間結果画素8?’
(4,j)轢周期tで次々に中間結果レジスタJ7にス
トアされる。このレジスタの内容と加71勧Jぶの出力
結果が加算器31で加算さn1新しい中間結果#ill
!とする。これt! M (9)式を計算したことにな
る。
本重畳積分計算方式は、以上述べ九記憶装置コOと積和
演算器(全体を謝8図にてpoとした)を第9図のよう
に結合して、上述の計算を実行するものである。
第9図は原理的実随例で、夫々第1図の画像記憶装置λ
Oと同等な一対の画像記憶装置−o1゜、2QBを用い
、と1等に必要なパルス傷号脚は、積和演1jL @’
lOK 6b要なパルス信号0φの2倍の周波数を持つ
ものであシ、5つの装置が同期して動く。第一の画像記
憶装920には原1Iii儂を積和演算器419へ供給
する。鯖二の画像記憶装置コOBは、中間結果画像側供
給するとともに、積和演算器4tOの出力であるl#中
間結JIN、−書を格納する。
ここで、毘−画儂配憶装gIL、2OAに格納されてい
る画像から、積和演算器の入力画像への列置換なξ、行
置換を号、(1≦j≦3)とすゐ。謝二画儂記憶装g1
コ0BVC格納されている中間結!I1.1Iili像
から、再びこの+l1ii儂配憶装置コOBに格納され
る新中関結果画像への列置換をτ、行置換をσとする。
丸だし、画像サイズは512X512とし、1行目がス
トアされているものとする。!良、記号*は%に値を指
定しnh仁とを意味する。
5×5の重畳積分計算社次のようにして実行される。
(1)  銀二の画像虻憶装置−oBo画像情報をすべ
て0にする。
ω) 係数行列の1行目を先に11i!明した係数レジ
スタJJKセットし、置換ζ+W1+τ、σをセットす
る。1フレームの開演算を行なう。
(1)  係数行列の2行目を係数レジスタにセットし
、置換ξ+’71eτ、4Fをセットする。
1フレームの関演算を行なう。
(jV)  係数行列の5行目を係数レジスタにセット
し、[換ξ、ワ3.τ、gをセットする。
1フレームの開演JIEを行なう。
最終結果が、画像記憶装置−OBに得られる。
中のtfd次のように分割される。
さらに、積和演419の計算の遅延時間々どけ、画一記
憶装置の制御記憶への制御請判のロードアドレスを適#
MiK鉤整するととによって補償できる。
先に挙けた第7図の応用例も、本発明の重畳積分計算方
式KIA展させることがで自る。その関連部分の概略図
を第10図に示す。
画像記憶装置−〇A、コDB、−〇Q、20DFi弗7
図の画一記憶装置コ0−. 、20−、 、コ’−1e
コo−、にそれぞれ対応している。正規化回路ダへ積和
演昇器亭0を、第7図のm儂演真部J/の一具体例と考
えれば良い。本実施例では、512X51211ii素
、1画素8ビツトの画像に対して、最大15X15の係
数行列について重畳積分を計算することを想定し友。
このため、最終結果画像としては24ビツト必費である
ので、第9図示の第二装置コoHに対応する中間結果格
納−用ttti*記憶#filとして、3台−OB、コ
0O1−〇D t i1列に結合して使用している。
さらに、24ビツトの固定小数点データに対する正規化
操作を行なう正規北回@litを付加しである。正規化
計算はα塵式、(6)式の置換τ、#、あるいはτに、
σを用いて実行される。
以上詳細に説明したように、この発明は、制御ls分に
書き替え可能な高速制御記憶を具備し、画像の列置換、
行置換操作が可能なljigI記憶装置と、高速積和演
:J!器とを組合わせて、画像などの2次元パターンの
重畳積分を計算するものである。従って、画像の入力・
表示と共通の画像記憶装置を用いている丸め、入力装置
・表示装置との整合性がよく、入力画像を直ちに処理し
たシ、計算過程を表示したシすることができる:また、
−偉材列同士の置換操作を考えればよいので、融通性に
富み、ツログラミングも比較的容易である;用いる積和
演算器扛1次元の積和演算を行なうだけで済むので2次
元の積和演算器に比べて簡単である:さらに、演算器の
計算速匿、遅延時間、画像のサイズなどの差異は、すべ
て、置換とそtに対応した制m語列のロード方法で吸収
できる:など、不発l1I11Fi重畳積分を高速で実
行する有力な方式を提供するものである。
【図面の簡単な説明】
第1図は、本発明に用いるに適した画像記憶装置の一例
の概略構成図、第2図は、画一上の座標系を示した説明
図、第51は、制御配憶の語構成例を示した説明図、鮭
4図は、−儂入力装置の一例の概略構成図、菖5図は、
画像表示装置の一例の概略構成図、1N46図は、画倫
演算装置の一例の概略構成図、第7図は、画像処理装置
への応用例の概略構成図、#!8図は本発明に用いる積
和演算器の概略構成図、[9図は重畳積分計算装置の一
実施例の概略構成図、馬10図は第二の実施例の概略構
成図、である。 図中、J、参、j、4Fi制御記憶部、/Iは−健配憶
部、コoFi全体としての画像記憶装置、#0は積)口
演算器、である。 第2図 第3霞 第4Fq 第5図

Claims (1)

    【特許請求の範囲】
  1. 複数行複数列のIii索配億部から成る画像配憶−を持
    ち、アドレス推定情報によシ指定され九アドレスに対応
    する上記各1#素記憶部に対し、選択的に画素の書き込
    み、読み出しを行う画像記憶装置であって、上記アドレ
    ス指定情報を書き替え可能危制御配憶部に配憶させ、画
    像の走査信号に同期して読み出すことによシ画像のりt
    it換、行置換tII]能とし丸画像配憶装飯を少くと
    も一対用い、第一の該画像記憶装置からの原画像及び側
    二の該Ili像記憶装置からの中関結朱画偉を積和演g
    *にて積和演算させ、そのWi朱を新中関結果画書とし
    て上記亀二の画像記憶装置に格納することt−%黴とす
    る重畳積分計算方式。
JP56149845A 1981-09-22 1981-09-22 重畳積分計算方式 Granted JPS5851376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56149845A JPS5851376A (ja) 1981-09-22 1981-09-22 重畳積分計算方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56149845A JPS5851376A (ja) 1981-09-22 1981-09-22 重畳積分計算方式

Publications (2)

Publication Number Publication Date
JPS5851376A true JPS5851376A (ja) 1983-03-26
JPS6143752B2 JPS6143752B2 (ja) 1986-09-29

Family

ID=15483907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56149845A Granted JPS5851376A (ja) 1981-09-22 1981-09-22 重畳積分計算方式

Country Status (1)

Country Link
JP (1) JPS5851376A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986006187A1 (fr) * 1985-04-18 1986-10-23 Fanuc Ltd Appareil de calcul de la somme spatiale de produits
JPS61251971A (ja) * 1985-04-30 1986-11-08 Fanuc Ltd 画像処理装置
JPS62274471A (ja) * 1986-05-23 1987-11-28 Fanuc Ltd 画像処理装置
JPS63155372A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd フイルタリング処理回路
JP2006059346A (ja) * 2004-08-20 2006-03-02 Mitsubishi Electric Research Laboratories Inc 画像内の画素をフィルタリングするシステムおよび方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986006187A1 (fr) * 1985-04-18 1986-10-23 Fanuc Ltd Appareil de calcul de la somme spatiale de produits
JPS61241877A (ja) * 1985-04-18 1986-10-28 Fanuc Ltd 空間積和演算装置
US4747157A (en) * 1985-04-18 1988-05-24 Fanuc Ltd. Spatial product sum calculating unit
JPS61251971A (ja) * 1985-04-30 1986-11-08 Fanuc Ltd 画像処理装置
JPS62274471A (ja) * 1986-05-23 1987-11-28 Fanuc Ltd 画像処理装置
JPS63155372A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd フイルタリング処理回路
JP2006059346A (ja) * 2004-08-20 2006-03-02 Mitsubishi Electric Research Laboratories Inc 画像内の画素をフィルタリングするシステムおよび方法

Also Published As

Publication number Publication date
JPS6143752B2 (ja) 1986-09-29

Similar Documents

Publication Publication Date Title
US4719588A (en) Matrix multiplication circuit for graphic display
JP3278756B2 (ja) 画像処理方法及び装置
JPH02208690A (ja) 表示メモリとそれを備えた画像処理装置
US5657043A (en) Driving apparatus for liquid crystal display
JPH0644391B2 (ja) デュアル・ポート・メモリ
JP2771858B2 (ja) 多画面合成装置
JP3156327B2 (ja) 液晶表示装置
JPS6143752B2 (ja)
JPS6143751B2 (ja)
JPH0425555B2 (ja)
US5767831A (en) Dot-matrix display for screen having multiple portions
US5721884A (en) Apparatus for combining and separating color component data in an image processing system
JP2853743B2 (ja) ビデオプリンタ
KR100589318B1 (ko) 영상 데이터 처리 방법 및 이를 이용한 표시 장치
JP2820068B2 (ja) 画像データ合成表示装置
JPS63201774A (ja) 画像処理装置
JP2641932B2 (ja) フレームメモリのアクセス方式
JP3671744B2 (ja) 画像合成表示装置
JPS63684A (ja) 補間拡大演算回路
JPS62236076A (ja) フレ−ムバツフアメモリアクセス方式
JPS60263194A (ja) 画像表示装置
JPH10262206A (ja) 解像度変換装置
JPH06225209A (ja) 画像処理装置
JPH0328976A (ja) 連続画像転送装置
JPH06259059A (ja) 画像処理装置