JPS5851576A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5851576A JPS5851576A JP56149991A JP14999181A JPS5851576A JP S5851576 A JPS5851576 A JP S5851576A JP 56149991 A JP56149991 A JP 56149991A JP 14999181 A JP14999181 A JP 14999181A JP S5851576 A JPS5851576 A JP S5851576A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gallium arsenide
- source
- protective film
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する。詳しくは、本
特許出願の出願人のなした特許出願（特願昭５５−８２
０３５号）に係る高電子移動度トランジスタの製造方法
の改良に関する。
特許出願の出願人のなした特許出願（特願昭５５−８２
０３５号）に係る高電子移動度トランジスタの製造方法
の改良に関する。
高電子移動度トランジスタとは電子親和力の相異なる２
種の半導体を接合することにより形成される一つのへテ
ロ接合面の近傍に発生する電子蓄積層（二次元電子ガス
）の電子濃度を制御電極に印加される電圧によって制御
して、制御電極を挟んで設けられた１対の出力電極間に
前記の電子蓄積層（二次元電子ガス）によって形成され
る導電路のインピーダンスを制御する能動的半導体装置
をいう。
種の半導体を接合することにより形成される一つのへテ
ロ接合面の近傍に発生する電子蓄積層（二次元電子ガス
）の電子濃度を制御電極に印加される電圧によって制御
して、制御電極を挟んで設けられた１対の出力電極間に
前記の電子蓄積層（二次元電子ガス）によって形成され
る導電路のインピーダンスを制御する能動的半導体装置
をいう。
高電子移動度トランジスタの大きな特徴は、上記の電子
蓄積層（二次元電子ガス）の電子移動度が、不純物散乱
による効果が電子移動度を抑制する主因となるような低
い温度例えば７７°Ｋにおいて、極めて大きくなること
である。上記の電子蓄積層（二次元電子ガス）は、不純
物ドープを必要としない電子親和力や大きな半導体層（
チャンネル層）中ではあるが、ヘテロ接合のごく近傍に
、ごく薄く、約１００Ａ以内の範囲に発生するので、不
純物ドープを必要とする電子親和力の小さな半導体より
なる層（電子供給層）から空間的に分離され、その電子
移動度は不純物散乱によって影響されない。そこで、こ
の不純物散乱による効果が電子移動度の増大を阻むこと
となるような低温において、極めて大きな電子移動度が
実現されることになる。この電子移動度の改善は１０倍
程度又はそれ以上であることが実験的に確認されている
。
蓄積層（二次元電子ガス）の電子移動度が、不純物散乱
による効果が電子移動度を抑制する主因となるような低
い温度例えば７７°Ｋにおいて、極めて大きくなること
である。上記の電子蓄積層（二次元電子ガス）は、不純
物ドープを必要としない電子親和力や大きな半導体層（
チャンネル層）中ではあるが、ヘテロ接合のごく近傍に
、ごく薄く、約１００Ａ以内の範囲に発生するので、不
純物ドープを必要とする電子親和力の小さな半導体より
なる層（電子供給層）から空間的に分離され、その電子
移動度は不純物散乱によって影響されない。そこで、こ
の不純物散乱による効果が電子移動度の増大を阻むこと
となるような低温において、極めて大きな電子移動度が
実現されることになる。この電子移動度の改善は１０倍
程度又はそれ以上であることが実験的に確認されている
。
高電子移動度トランジスタを構成しうる半導体の組み合
せは、格子定数が近似しており、電子親和力の差が大き
く、かつエネ／ｌ＜ギーギャップの差カ大きいという条
件を満足すればたりるので非常に多く存在する。そのう
ち、本発明はＮ型のアルミニュウムガリュウム砒素（Ａ
ＩＧａＡｓ）を電子供給層としノンドープの砒化ガリュ
ウム（ＧａＡｓ）をチャンネル層とする場合の改良であ
る。
せは、格子定数が近似しており、電子親和力の差が大き
く、かつエネ／ｌ＜ギーギャップの差カ大きいという条
件を満足すればたりるので非常に多く存在する。そのう
ち、本発明はＮ型のアルミニュウムガリュウム砒素（Ａ
ＩＧａＡｓ）を電子供給層としノンドープの砒化ガリュ
ウム（ＧａＡｓ）をチャンネル層とする場合の改良であ
る。
又、高電子移動度トランジスタは、電子親和力の大きな
半導体層（チャンネル層）を上層にするか下層にするか
により２種類に分類され、前者にあっては、電子親和力
の大きな半導体層（チャンネル層）の金属学的厚さと電
子親和力の小さな半導体層（電子供給層）の金属学的厚
さとの比が、層構造によって決定される特定の値より大
きいか小さいかにより、ノーマリオン型（デプレッショ
ンモード）又はノーマリオフ型（エンハンスメントモー
ド）となる。又後者にあっては、電子親和力の小さな半
導体層（電子供給層）の金属学的厚さが、層構造によっ
て決定される特定の値より大きいか小さいかによりノー
マリオン型又はノーマリオフ型となる。そのうち、本発
明はチャンネル層が下層で供給層が上層である場合の改
良である。
半導体層（チャンネル層）を上層にするか下層にするか
により２種類に分類され、前者にあっては、電子親和力
の大きな半導体層（チャンネル層）の金属学的厚さと電
子親和力の小さな半導体層（電子供給層）の金属学的厚
さとの比が、層構造によって決定される特定の値より大
きいか小さいかにより、ノーマリオン型（デプレッショ
ンモード）又はノーマリオフ型（エンハンスメントモー
ド）となる。又後者にあっては、電子親和力の小さな半
導体層（電子供給層）の金属学的厚さが、層構造によっ
て決定される特定の値より大きいか小さいかによりノー
マリオン型又はノーマリオフ型となる。そのうち、本発
明はチャンネル層が下層で供給層が上層である場合の改
良である。
かかる構成を有する高電子移動度トランジスタにあって
はソース・ドレイン電極と上記の電子蓄積層（二次元電
子ガス）とのコンタクト抵抗を可及的に減少する必要が
あるが、ソース・ドレイン電極用金属の合金化によって
は、ソース・ドレイン電極と上記の電子蓄積層（二次元
電子ガス）とのコンタクト抵抗を十分に減少することが
困難であるため、従来、この領域の゛電子供給層を除去
する手法が採用されている。しかし、高電子移動度トラ
ンジスタを集積回路として構成する場合はプレーナ型で
あることが望ましいので、このソース・ドレイン電極と
電子蓄積層（二次元電子ガス）とのコンタクト抵抗を低
くなし難いということは従来の高電子移動度トランジス
タの大きな欠点である。
はソース・ドレイン電極と上記の電子蓄積層（二次元電
子ガス）とのコンタクト抵抗を可及的に減少する必要が
あるが、ソース・ドレイン電極用金属の合金化によって
は、ソース・ドレイン電極と上記の電子蓄積層（二次元
電子ガス）とのコンタクト抵抗を十分に減少することが
困難であるため、従来、この領域の゛電子供給層を除去
する手法が採用されている。しかし、高電子移動度トラ
ンジスタを集積回路として構成する場合はプレーナ型で
あることが望ましいので、このソース・ドレイン電極と
電子蓄積層（二次元電子ガス）とのコンタクト抵抗を低
くなし難いということは従来の高電子移動度トランジス
タの大きな欠点である。
次に、高電子移動度トランジスタをもって集積回路を構
成するには、ピンチオフ゛磁圧等特性を異にする複数の
高電子移動度トランジスタを単一のチップ上に形成する
必要があるが、高電子移動度トランジスタは二元及び／
又は三元の化合物半導体の積層体を基本とし、これはモ
レキュラービームエピタキシャル成長法によって最も一
効率よく又精度も良好に製造しうるものであるに反し、
モレキュラービームエピタキシャル成長法は二次元的に
異なる特性になし難いという性質を有するから、高電子
移動度トランジスタを集積化することは必ずしも容易で
はない。
成するには、ピンチオフ゛磁圧等特性を異にする複数の
高電子移動度トランジスタを単一のチップ上に形成する
必要があるが、高電子移動度トランジスタは二元及び／
又は三元の化合物半導体の積層体を基本とし、これはモ
レキュラービームエピタキシャル成長法によって最も一
効率よく又精度も良好に製造しうるものであるに反し、
モレキュラービームエピタキシャル成長法は二次元的に
異なる特性になし難いという性質を有するから、高電子
移動度トランジスタを集積化することは必ずしも容易で
はない。
第３に電子蓄積層（二次元電子ガス）をもって配線を構
成しうれば極めて有利であり、何らかの手法をもってこ
れを実現したいという要請がある。
成しうれば極めて有利であり、何らかの手法をもってこ
れを実現したいという要請がある。
本発明の第１の目的は、実質的に不純物を含有しない砒
化ガリュウム（ＧａＡｓ）よりなるチャンネル層を下層
とし、Ｎ型のアルミニュウムガリュウム砒素（ＡＩＧａ
Ａｓ）よりなる電子供給層を上層とする高電子移動度ト
ランジスタにおいて、ソース・ドレイン電極と電子蓄積
層（二次元電子ガス）とのコンタクト抵抗の低い高電子
移動度トランジスタを製造する方法を提供することにあ
る。
化ガリュウム（ＧａＡｓ）よりなるチャンネル層を下層
とし、Ｎ型のアルミニュウムガリュウム砒素（ＡＩＧａ
Ａｓ）よりなる電子供給層を上層とする高電子移動度ト
ランジスタにおいて、ソース・ドレイン電極と電子蓄積
層（二次元電子ガス）とのコンタクト抵抗の低い高電子
移動度トランジスタを製造する方法を提供することにあ
る。
本発明の第２の目的は、高電子移動度トランジスタの集
積化を最終目的として、単一のチップ上にピンチオフ電
圧を含み特性の異なる複数の高電子移動度トランジスタ
を製造する方法を提供することにある。
積化を最終目的として、単一のチップ上にピンチオフ電
圧を含み特性の異なる複数の高電子移動度トランジスタ
を製造する方法を提供することにある。
本発明の第３の目的は半導体装置表面に延在する金属又
は半導体によらず、半導体積層体内に応用物理学的に発
生する電子蓄積層（二次元電子ガス）をもって構成され
た配線を有する半導体装置を提供することにある。
は半導体によらず、半導体積層体内に応用物理学的に発
生する電子蓄積層（二次元電子ガス）をもって構成され
た配線を有する半導体装置を提供することにある。
上記の第１の目的を達成するための要旨は、ソース・ド
レイン電極形成領域に１″Ｎ型不純物であるシリコン（
８ｉ）をイオン注入法を使用して導入し、これに７５０
６Ｃ程度の熱処理を施して活性化し、その後、従来の手
法を使用してソース・ドレイン電極を形成することとし
、このイオン注入法と熱処理を可能にするため、高電子
移動度トランジスタに必須の半導体積層体を形成した後
、イオン注入に先立ち、基板上に窒化アルミニュウム（
ＡＩＮ ）よりなる保護膜を形成することにある。
レイン電極形成領域に１″Ｎ型不純物であるシリコン（
８ｉ）をイオン注入法を使用して導入し、これに７５０
６Ｃ程度の熱処理を施して活性化し、その後、従来の手
法を使用してソース・ドレイン電極を形成することとし
、このイオン注入法と熱処理を可能にするため、高電子
移動度トランジスタに必須の半導体積層体を形成した後
、イオン注入に先立ち、基板上に窒化アルミニュウム（
ＡＩＮ ）よりなる保護膜を形成することにある。
上記の第２の目的を達成するための要旨は、最上層をな
すアルミニュウムガリュウム砒素（ＡＩ ＧａＡｓ）よ
りなる電子供給層にＮ型又はＰ型の不純物をイオン注入
することによりこの不純物濃度を所望にしたがって二次
元的に制御することとし、高電子移動度トランジスタに
必須の半導体積層体を形成した後、イオン注入に先立ち
、基板上に窒化アルミニュウム（ＡＩＮ）よりなる保護
膜を形成し、フォトリソグラフィー法を使用してこの保
饅膜上に７オトレジストをもって所望のパターンを有す
るマスクを形成し、このマスクを使用してＰ型（Ｚｎ。
すアルミニュウムガリュウム砒素（ＡＩ ＧａＡｓ）よ
りなる電子供給層にＮ型又はＰ型の不純物をイオン注入
することによりこの不純物濃度を所望にしたがって二次
元的に制御することとし、高電子移動度トランジスタに
必須の半導体積層体を形成した後、イオン注入に先立ち
、基板上に窒化アルミニュウム（ＡＩＮ）よりなる保護
膜を形成し、フォトリソグラフィー法を使用してこの保
饅膜上に７オトレジストをもって所望のパターンを有す
るマスクを形成し、このマスクを使用してＰ型（Ｚｎ。
Ｂｅ）又はＮ型（Ｓｉ、８ｎ）の不純物をイオン注入す
ることとし、この工程を所望により複数回繰り返して最
上層のアルミニュウムガリュウム砒素（ＡＩＱａＡｓ）
よりなる電子供給層の不純物濃度を所望の如く二次元的
パターンをなすように変イヒした後、基板を７５０°Ｃ
程度の温度で熱処理して注入された不純物を活性化しこ
の最上層をなすアルミニュウムガリュウム砒素（ＡＩＧ
ａＡｓ）の不純物濃度が所望の二次元的パターンを有す
る半導体積層体を利用して、以下、従来の手法により高
電子移動度トランジスタを形成することにある。
ることとし、この工程を所望により複数回繰り返して最
上層のアルミニュウムガリュウム砒素（ＡＩＱａＡｓ）
よりなる電子供給層の不純物濃度を所望の如く二次元的
パターンをなすように変イヒした後、基板を７５０°Ｃ
程度の温度で熱処理して注入された不純物を活性化しこ
の最上層をなすアルミニュウムガリュウム砒素（ＡＩＧ
ａＡｓ）の不純物濃度が所望の二次元的パターンを有す
る半導体積層体を利用して、以下、従来の手法により高
電子移動度トランジスタを形成することにある。
上記の第３の目的を達成するための要旨は、配線領域上
のアルミニュウムガリュウム砒素（ＡＩ ＧａＡｓ）よ
りなる電子供給層にＮ型不純物であるシリコン（Ｓりを
イオン注入法を使用して導入し、これに７５０°Ｃ程度
の熱処理を施して活性化し、その後従来の手法を使用し
て高電子移動度トランジスタを形成することにある。
のアルミニュウムガリュウム砒素（ＡＩ ＧａＡｓ）よ
りなる電子供給層にＮ型不純物であるシリコン（Ｓりを
イオン注入法を使用して導入し、これに７５０°Ｃ程度
の熱処理を施して活性化し、その後従来の手法を使用し
て高電子移動度トランジスタを形成することにある。
以下、本発明の依拠する自然法則と本発明の着想から具
体化への過程を説明し、本発明の構成と特有の効果とを
明らかにする。
体化への過程を説明し、本発明の構成と特有の効果とを
明らかにする。
不純物をイオン注入した場合は、注入された原子を電気
的に活性化するため、何らかの熱処理工程が必須である
。アルミニュウムガリュウム砒素（ＡＩ Ｇａ Ａｓ）
を熱処理するために必要な温度は７５００Ｃ程度である
が、この熱処理を真空中又は水素（Ｈ２）雰囲気中等で
なすことは、砒素（Ａｓ ）を昇華させる結果となり、
実施不可能である。次に、二酸化シリコンよりなる保護
膜でアルミニュウムガリュウム砒素（Ａｔ ＱａＡｓ
）表面を覆って熱処理を施すと、アルミニュウムガリュ
ウム砒素（ＡＩＧａＡｓ）中のガリュウム（Ｑａ ’）
が二酸化シリコン（５ｉ０２）中に拡散し、結果として
、ガリュウム（Ｇａ）の空格子（ペイカンシー）が発生
し、アルミニュウムガリュウム砒素（ＡＩＧａＡｓ）の
キャリヤ濃度を著しぐ減少するので、二酸化シリコン（
Ｓｉ０２）の保護膜は使用不可能である。第３に窒化シ
リコン（８’ｌＮ４ ）よりなる保護膜でアルミニュウ
ムガリュウム砒素（ＡＩ’（ｈＡｓ）表面を覆って熱処
理を施すことも考えられるが、窒化シリコン（Ｂｒ、Ｎ
ｓ ）とアルミニュウムガリュウム砒素（ＡＩ ＧａＡ
ｓ ）とは密着性が悪く熱処理中に剥離しゃすく、実用
に耐えない。
的に活性化するため、何らかの熱処理工程が必須である
。アルミニュウムガリュウム砒素（ＡＩ Ｇａ Ａｓ）
を熱処理するために必要な温度は７５００Ｃ程度である
が、この熱処理を真空中又は水素（Ｈ２）雰囲気中等で
なすことは、砒素（Ａｓ ）を昇華させる結果となり、
実施不可能である。次に、二酸化シリコンよりなる保護
膜でアルミニュウムガリュウム砒素（Ａｔ ＱａＡｓ
）表面を覆って熱処理を施すと、アルミニュウムガリュ
ウム砒素（ＡＩＧａＡｓ）中のガリュウム（Ｑａ ’）
が二酸化シリコン（５ｉ０２）中に拡散し、結果として
、ガリュウム（Ｇａ）の空格子（ペイカンシー）が発生
し、アルミニュウムガリュウム砒素（ＡＩＧａＡｓ）の
キャリヤ濃度を著しぐ減少するので、二酸化シリコン（
Ｓｉ０２）の保護膜は使用不可能である。第３に窒化シ
リコン（８’ｌＮ４ ）よりなる保護膜でアルミニュウ
ムガリュウム砒素（ＡＩ’（ｈＡｓ）表面を覆って熱処
理を施すことも考えられるが、窒化シリコン（Ｂｒ、Ｎ
ｓ ）とアルミニュウムガリュウム砒素（ＡＩ ＧａＡ
ｓ ）とは密着性が悪く熱処理中に剥離しゃすく、実用
に耐えない。
そこで、本発明の発明者は、種々な材料について、アル
ミニュウムガリュウム砒素（ＡＩＧａＡｓ）に対する熱
処理保護膜特性を実験的に調査した結果、窒化アルミニ
ュウム（ＡＩＮ）が、ガリュウム（Ｇａ）、砒素（Ａｓ
）等に対して遮蔽性が高く、また、アルミニュウムガリ
ュウム砒素（ＡＩＱａＡｓ）との密着性が良好で、熱膨
張率が近似しており熱処理中に剥離することがなく、熱
処理保護膜として使用しうることを発見した。
ミニュウムガリュウム砒素（ＡＩＧａＡｓ）に対する熱
処理保護膜特性を実験的に調査した結果、窒化アルミニ
ュウム（ＡＩＮ）が、ガリュウム（Ｇａ）、砒素（Ａｓ
）等に対して遮蔽性が高く、また、アルミニュウムガリ
ュウム砒素（ＡＩＱａＡｓ）との密着性が良好で、熱膨
張率が近似しており熱処理中に剥離することがなく、熱
処理保護膜として使用しうることを発見した。
第１図は、上記の実験結果の代表的−例を示す。
図において、カーブＡは、シリコン（Ｓｔ）ヲ２Ｘ１０
” ／ ｃａｎ３の濃度にドープしたアルミニュウムガ
リュウＡ 砒ｊｇ （ＡＩＧａＡｓ）層を窒化アルミニ
ュウム（ＡＩＮ）よりなる保護膜をもってカバーして７
５０°Ｃ以下の各種の温度で２０分間熱処理した場合の
今ヤリャ濃度の減少状態を示す。又、カーブＢは、二酸
化シリコ′ン（Ｓｉ０２）を保護膜として上記と同一の
条件で熱処理した場合の牛ヤリャ濃度減少状態を示す。
” ／ ｃａｎ３の濃度にドープしたアルミニュウムガ
リュウＡ 砒ｊｇ （ＡＩＧａＡｓ）層を窒化アルミニ
ュウム（ＡＩＮ）よりなる保護膜をもってカバーして７
５０°Ｃ以下の各種の温度で２０分間熱処理した場合の
今ヤリャ濃度の減少状態を示す。又、カーブＢは、二酸
化シリコ′ン（Ｓｉ０２）を保護膜として上記と同一の
条件で熱処理した場合の牛ヤリャ濃度減少状態を示す。
図より明らかなように熱処理温度が７５００Ｃの場合、
カーブＡにおいてはキャリヤ濃度が１．５Ｘ １０”／
ｃｔｎ３と殆んど減少しないに反し、カーブＢにおい
ては６ Ｘ １０１７／ ｃａｎ”と大きく減少するこ
とがわかる。更に本発明では、窒化アルミニュウム（Ａ
ＩＮ）膜を通してイオン注入する訳であるが、その際に
ノックオン注入現象によって窒化アルミニニウム（ＡＩ
Ｎ）構成成分が注入されても、二酸化シリコン（Ｓｉ０
２）や窒化シリコン（Ｓ ｉ ３Ｎ４ ）の構成成分の
如き汚性不純物として働がないため、悪影響は殆んど生
じない。
カーブＡにおいてはキャリヤ濃度が１．５Ｘ １０”／
ｃｔｎ３と殆んど減少しないに反し、カーブＢにおい
ては６ Ｘ １０１７／ ｃａｎ”と大きく減少するこ
とがわかる。更に本発明では、窒化アルミニュウム（Ａ
ＩＮ）膜を通してイオン注入する訳であるが、その際に
ノックオン注入現象によって窒化アルミニニウム（ＡＩ
Ｎ）構成成分が注入されても、二酸化シリコン（Ｓｉ０
２）や窒化シリコン（Ｓ ｉ ３Ｎ４ ）の構成成分の
如き汚性不純物として働がないため、悪影響は殆んど生
じない。
よって、窒化アルミニュウム（ＡＩＮ）を保Ｍ膜とすれ
ば、イオン注入後に必要とする熱処理が可能となるので
、アルミニュウムガリュウム砒１（ＡＩ ＧａＡｓ）層
表面の任意の領域に不純物をイオン注入することが可能
となる。そこで、（イ）ソース・トレインニ不純物をイ
オン注入してソース・ドレイン電極領域のコンタクト抵
抗を低くすることができ、（ロ）同一チップ内に任意の
特性を有する異種の高電子移動度トー、ランジスタを製
造することができ、（ハ）二次元電子ガスをもって配線
を構成することができる。
ば、イオン注入後に必要とする熱処理が可能となるので
、アルミニュウムガリュウム砒１（ＡＩ ＧａＡｓ）層
表面の任意の領域に不純物をイオン注入することが可能
となる。そこで、（イ）ソース・トレインニ不純物をイ
オン注入してソース・ドレイン電極領域のコンタクト抵
抗を低くすることができ、（ロ）同一チップ内に任意の
特性を有する異種の高電子移動度トー、ランジスタを製
造することができ、（ハ）二次元電子ガスをもって配線
を構成することができる。
以下、図面を参照しつつ、本出願における第１の発明の
一実施例にかかる半導体装置、具体的には高電子移動度
トランジスタの製造方法の主要工程を説明する。
一実施例にかかる半導体装置、具体的には高電子移動度
トランジスタの製造方法の主要工程を説明する。
第２図参照
モレキュラービームエピタキシャル成長法を使用シテ、
クローム（Ｃｒ ） ドープされた半絶縁性砒化ガリ
ュウム（ＧａＡｓ）基板１上に、実質的に不純物を含有
しない砒化ガリュウム（ＧａＡｓ）層２を厚さ０．３μ
Ｉｎ程度に形成し、つづいて、実質的に不純物を含有し
ないアルミニｌウムガリュウム砒素（ＡＩ ＧａＡｓ
）層３を厚す０．００５ ／Ｊ ＋ｎ程度に形成し、更
につづいて、Ｎ型の不純物シリコン（Ｓｉ ）を２Ｘ
１０１８ｃｍ−３程度に含有し０．０５μｍｎ程度の厚
さを有スルアルミニュウムガリュウム砒素（Ａｔ Ｇａ
Ａｓ ）層４を形成する。夫々の層の機能は２がチャン
ネル層であり、４が電子供給層であることは当然である
が、３はこの半導体積層体形成中にＮ型アルミニュウム
ガリュウム砒素（Ａｔ ＧａＡｓ）層４中のＮ型不純物
が不純物を含有しない砒化ガリュ ウ ム（ＧａＡｓ）
層２中に拡散することを防止する機能を有する。
クローム（Ｃｒ ） ドープされた半絶縁性砒化ガリ
ュウム（ＧａＡｓ）基板１上に、実質的に不純物を含有
しない砒化ガリュウム（ＧａＡｓ）層２を厚さ０．３μ
Ｉｎ程度に形成し、つづいて、実質的に不純物を含有し
ないアルミニｌウムガリュウム砒素（ＡＩ ＧａＡｓ
）層３を厚す０．００５ ／Ｊ ＋ｎ程度に形成し、更
につづいて、Ｎ型の不純物シリコン（Ｓｉ ）を２Ｘ
１０１８ｃｍ−３程度に含有し０．０５μｍｎ程度の厚
さを有スルアルミニュウムガリュウム砒素（Ａｔ Ｇａ
Ａｓ ）層４を形成する。夫々の層の機能は２がチャン
ネル層であり、４が電子供給層であることは当然である
が、３はこの半導体積層体形成中にＮ型アルミニュウム
ガリュウム砒素（Ａｔ ＧａＡｓ）層４中のＮ型不純物
が不純物を含有しない砒化ガリュ ウ ム（ＧａＡｓ）
層２中に拡散することを防止する機能を有する。
第３図参照
１［素（Ｎｘ） 雰囲気中でアルミニュウム（Ａ１）の
スパッタリングを実行して、窒化アルミニュウム（ＡＩ
Ｎ）の保護膜５を厚さ１，０００λ程度に形成した後、
フォトリソグラフィー法を使用して、ソース・ドレイン
領域６上を除いて厚さ５，０００λ程度のフォトレジス
ト膜７を形成する。
スパッタリングを実行して、窒化アルミニュウム（ＡＩ
Ｎ）の保護膜５を厚さ１，０００λ程度に形成した後、
フォトリソグラフィー法を使用して、ソース・ドレイン
領域６上を除いて厚さ５，０００λ程度のフォトレジス
ト膜７を形成する。
第４図参照
Ｎ型不純物シリコン（Ｓｉ）イオンに１００ＫｅＶ程度
のエネルギーを与えてイオン注入し、フォトレジスト膜
７でマスクさ減いないソース・ドレイン領域６にシリコ
ン（Ｓｉ）を注入して、高不純物領域８を形成する。
のエネルギーを与えてイオン注入し、フォトレジスト膜
７でマスクさ減いないソース・ドレイン領域６にシリコ
ン（Ｓｉ）を注入して、高不純物領域８を形成する。
つづいて、レジスト膜７除去後、水素雰囲気中で７５０
°Ｃ２０分間程度熱処理して、領域８に導入されたシリ
コン（８ｉ）を活性化する。
°Ｃ２０分間程度熱処理して、領域８に導入されたシリ
コン（８ｉ）を活性化する。
第５図参照
新たなマスク層７′を形成し、熱燐酸（Ｈ３ＰＯ４）を
使用してソース・ドレイン領域６上の窒化アルミニュウ
ム（ＡＩＮ）を選択的に溶解除去する。
使用してソース・ドレイン領域６上の窒化アルミニュウ
ム（ＡＩＮ）を選択的に溶解除去する。
つづいて、厚さ３，０ＯＯＡ／３００Ｘ程度の金／金ゲ
ルマニュウム（Ａｕ／ＡｕＧｅ）層９を基板全面に蒸着
し、４５０°Ｃ窒素（Ｎ２）雰囲気中で約１分間熱処理
を施して合金化してソース・ドレイン電極を完成する。
ルマニュウム（Ａｕ／ＡｕＧｅ）層９を基板全面に蒸着
し、４５０°Ｃ窒素（Ｎ２）雰囲気中で約１分間熱処理
を施して合金化してソース・ドレイン電極を完成する。
このとき、前工程で、電子蓄積層と抵抗性接触を保つ高
不純物領域８が完成されているので、この領域８を介し
てソース・ドレイン電極９と電子蓄積層（二次元電子ガ
ス）とは低抵抗をもって導通される。
不純物領域８が完成されているので、この領域８を介し
てソース・ドレイン電極９と電子蓄積層（二次元電子ガ
ス）とは低抵抗をもって導通される。
第６図参照
リフトオフ法を使用して、ソース・′ドレイン領域６以
外の領域上から、金／金ゲルマニュウム（Ａｕ／Ａｕ
Ｇｅ ）層９とマスク層７′を除去した後、更に窒化ア
ルミニュウム（ＡＩＮ）層５を除去する。
外の領域上から、金／金ゲルマニュウム（Ａｕ／Ａｕ
Ｇｅ ）層９とマスク層７′を除去した後、更に窒化ア
ルミニュウム（ＡＩＮ）層５を除去する。
第７図参照
フォトリソグラフィー法を使用してゲート形成領域１０
以外をフォトレジスト膜１１でマスクし、アルミニニウ
ム（ｉ）１２を全面に蒸１ｔ６゜第８図参照 最後にリフトオフ法を使用してフォトレジスト膜１１と
その上に蒸着されたアルミニュウム（Ａ１）層１２とを
除去して高電子移動度トランジスタを完成する。
以外をフォトレジスト膜１１でマスクし、アルミニニウ
ム（ｉ）１２を全面に蒸１ｔ６゜第８図参照 最後にリフトオフ法を使用してフォトレジスト膜１１と
その上に蒸着されたアルミニュウム（Ａ１）層１２とを
除去して高電子移動度トランジスタを完成する。
以上説明せるとおり、本発明によれば、Ｎ型のアルミニ
ュウムガリュウム砒素（ＡＩ ｕａＡｓ ）層よりなる
電子供給層を上層とし、実質的に不純物を含有しない砒
化ガリュウム（ＧａＡｓ）層よりなるチャンネル層を下
層とする高電子移動度トランジスタにおいて、その上層
上に窒化アルミニュウム（ＡＩＮ）よりなる保護膜を設
けることにより７５０６Ｃ程度の温度における熱処理か
可能となるので、所望の領域にイオン注入をなすことが
可能となり、その結果（イ）ソース・ドレイン電極領域
のコンタクト抵抗を低（することができ、（ロ）同一チ
ップ内に特性を異にする複数種の高電子移動度トランジ
スタを製造することができ、（ハ）二次元電子ガスをも
って配線を構成することができる高電子移動度トランジ
スタを製造する方法を提供することができる。
ュウムガリュウム砒素（ＡＩ ｕａＡｓ ）層よりなる
電子供給層を上層とし、実質的に不純物を含有しない砒
化ガリュウム（ＧａＡｓ）層よりなるチャンネル層を下
層とする高電子移動度トランジスタにおいて、その上層
上に窒化アルミニュウム（ＡＩＮ）よりなる保護膜を設
けることにより７５０６Ｃ程度の温度における熱処理か
可能となるので、所望の領域にイオン注入をなすことが
可能となり、その結果（イ）ソース・ドレイン電極領域
のコンタクト抵抗を低（することができ、（ロ）同一チ
ップ内に特性を異にする複数種の高電子移動度トランジ
スタを製造することができ、（ハ）二次元電子ガスをも
って配線を構成することができる高電子移動度トランジ
スタを製造する方法を提供することができる。
第１図は本発明の効果を確認するために実施した実験結
果を示すグラフである。第２； ３，４゜５．６，７
，８図は本発明の一実施例に係る高電子移動度トランジ
スタの製造方法の主要工程における基板断面図である。 Ａ・・・・・・窒化アルミニュウム保護膜を設けて熱処
理をなした場合のキャリヤ濃度の減少状態を示すグラフ
、Ｂ・・・・・・二酸化シリコン保護膜を設けて熱処理
をなした場合のキャリヤ濃度の減少状態を示すグラフ、
１・・・・・・クロームドープされた半絶縁性砒化ガリ
ュウム基板、２・・・・・・実質的に不純物を含有しな
い砒化ガリュウ上層（チャンネル層）、３・・・・・・
実質的に不純物を含有しないアルミニュウムガリュウム
砒素層（バッファ層）、４・・・・・・Ｎ型のアルミニ
ュウムガリュウム砒素層（電子供給層）、５・・・・・
・窒化アルミニュウムよりなる保護膜、６・・・・・・
ソース・ドレイン形成領域、７．７′ ・・・・・・
フォトレジスト膜、８・７．・・・・高不純物領域、９
・・・・・・金／金ゲルマニュウ上層（ソース・ドレイ
ン電ｆｉ）、１０・・・・・・ゲート形成領域、１１・
・・・・・フォトレジスト膜、１２・・・・・・アルミ
ニュウム層（ゲート電極）。 第１図 第２図 第６図
果を示すグラフである。第２； ３，４゜５．６，７
，８図は本発明の一実施例に係る高電子移動度トランジ
スタの製造方法の主要工程における基板断面図である。 Ａ・・・・・・窒化アルミニュウム保護膜を設けて熱処
理をなした場合のキャリヤ濃度の減少状態を示すグラフ
、Ｂ・・・・・・二酸化シリコン保護膜を設けて熱処理
をなした場合のキャリヤ濃度の減少状態を示すグラフ、
１・・・・・・クロームドープされた半絶縁性砒化ガリ
ュウム基板、２・・・・・・実質的に不純物を含有しな
い砒化ガリュウ上層（チャンネル層）、３・・・・・・
実質的に不純物を含有しないアルミニュウムガリュウム
砒素層（バッファ層）、４・・・・・・Ｎ型のアルミニ
ュウムガリュウム砒素層（電子供給層）、５・・・・・
・窒化アルミニュウムよりなる保護膜、６・・・・・・
ソース・ドレイン形成領域、７．７′ ・・・・・・
フォトレジスト膜、８・７．・・・・高不純物領域、９
・・・・・・金／金ゲルマニュウ上層（ソース・ドレイ
ン電ｆｉ）、１０・・・・・・ゲート形成領域、１１・
・・・・・フォトレジスト膜、１２・・・・・・アルミ
ニュウム層（ゲート電極）。 第１図 第２図 第６図
Claims (3)
- （１）半絶縁性の砒化ガリニウムよりなる基板上に実質
的に不純物を含有しない砒化ガリュウムの単結晶層より
なるチャンネル層を形成し、該チャンネル層上に実質的
に不純物を含有しないアルミニエウムガリュウム砒素の
単結晶層よりなるバッファ層を形成し、該バッファ層上
にＮ型のアルミニエウムガリュウム砒素の単結晶層より
なる電子供給層を形成し、該電子供給層上に窒化アルミ
ニュウムよりなる保護膜を形成し、該保護膜を通してソ
ース・ドレイン形成領域にＮ型の不純物をイオン注入し
た後、前記基板を熱処理してイオン注入された不純物を
活性化し、前記保護膜を前記ソース・ドレイン形成領域
上から除去してその上にソース・ドレイン電極を完成し
、該ソース・ドレイン電極に挟まれたゲート電極形成領
域に金属層を形成してゲート電極を完成する工程よりな
る、半導体装置の製造方法。 - （２）半絶縁性の砒化ガリュウム゛よりなる基板上に実
質的に不純物を含有しない砒化ガリュウムの単結晶層よ
りなるチャンネル層を形成し、該チャンネル層上に実質
的に不純物を含有しないアルミニュウムガリュウム砒素
の単結晶層よりなるバッファ層を形成し、該バッファ層
上にＮ型のアルミニュウムガリュウム砒素の単結晶層よ
りなる電子供給層を形成し、該電子供給層上に窒化アル
ミニュウムよりなる保護膜を形成し、該保護膜を通して
所望の特性を有する複数の高電子移動度トランジスタを
形成する領域にＮ型又はＰ型の不純物をイオン注入する
工程を所望の回数繰り返した後、前記基板を熱処理して
イオン注入された不純物を活性化し、しかる後複数のソ
ース・ドレイン電極を完成し、該複数のソース・ドレイ
ン電極に挟まれた複数のゲート電極形成領域に金属層を
形成して、複数のゲート電極を完成し、単一のチップ上
に特性を異にする複数の高電子移動度トランジスタを形
成する工程よりなる、半導体装置の製造方法。 - （３）半絶縁性の砒化ガリエウムよりなる基板上に実質
的に不純物を含有しない砒化ガリュウムの単結晶層より
なるチャンネル層を形成し、該チャンネル層上に実質的
に不純物を含有しないアルミニュウムガリュウム砒素の
単結晶層よりなるバッファ層を形成し、該バッファ層上
にＮ型のアルミニュウムガリュウム砒素の単結晶層より
なる電子供給層を形成し、該電子供給層上に窒化アルミ
ニュウムよりなる保護膜を形成し、配線形成領域上にＮ
型の不純物をイオン注入した後、前記基板を熱処理して
イオン注入された不純物を活性化し、前記保護膜を除去
し、ソース・ドレイン形成領域上にソースｅドレイン電
極を完成し、該ソース・ドレイン電極に挾まれたゲート
電極形成領域に金属層を形成してゲート電極を完成する
工程よりなる、半導体装置の製造方法。゛
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149991A JPS5851576A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149991A JPS5851576A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5851576A true JPS5851576A (ja) | 1983-03-26 |
Family
ID=15487073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149991A Pending JPS5851576A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851576A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605570A (ja) * | 1983-06-09 | 1985-01-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6240779A (ja) * | 1985-08-16 | 1987-02-21 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
| JPS62245681A (ja) * | 1986-04-17 | 1987-10-26 | Nec Corp | 負性微分抵抗電界効果トランジスタ |
-
1981
- 1981-09-22 JP JP56149991A patent/JPS5851576A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605570A (ja) * | 1983-06-09 | 1985-01-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6240779A (ja) * | 1985-08-16 | 1987-02-21 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
| JPS62245681A (ja) * | 1986-04-17 | 1987-10-26 | Nec Corp | 負性微分抵抗電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2690653B1 (en) | High temperature ion implantation of nitride based transistors | |
| US6989556B2 (en) | Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure | |
| US4662058A (en) | Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs | |
| US20040207029A1 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
| JPS605570A (ja) | 半導体装置の製造方法 | |
| JPS5851575A (ja) | 半導体装置の製造方法 | |
| JPS5851576A (ja) | 半導体装置の製造方法 | |
| US20060076630A1 (en) | Integrated Transistor devices | |
| US6495407B1 (en) | Method of making an article comprising an oxide layer on a GaAs-based semiconductor body | |
| JPS5851573A (ja) | 半導体装置 | |
| KR100249819B1 (ko) | 3-5족 화합물 반도체의 엔형 오믹접촉 형성방법 | |
| JPS6390175A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
| JP3210533B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0491435A (ja) | Ｍｉｓ構造電極の形成方法 | |
| JPS61125089A (ja) | 半導体装置の製造方法 | |
| JPH01220439A (ja) | 半導体装置の製造方法 | |
| JPS5918679A (ja) | 半導体装置 | |
| JP3168310B2 (ja) | 半導体デバイスの製造方法 | |
| JPS6353708B2 (ja) | ||
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| JPH0352238A (ja) | 化合物半導体装置の製造方法 | |
| JPH01286308A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JPH02303158A (ja) | 半導体集積回路の製造方法 | |
| JPS60160664A (ja) | 半導体装置の製造方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 |