JPS5852332B2 - 不純物拡散方法 - Google Patents
不純物拡散方法Info
- Publication number
- JPS5852332B2 JPS5852332B2 JP14615977A JP14615977A JPS5852332B2 JP S5852332 B2 JPS5852332 B2 JP S5852332B2 JP 14615977 A JP14615977 A JP 14615977A JP 14615977 A JP14615977 A JP 14615977A JP S5852332 B2 JPS5852332 B2 JP S5852332B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- oxide film
- semiconductor
- diffusion method
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 title claims description 17
- 239000012535 impurity Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 238000001816 cooling Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
近年半導体集積回路装置の生産能率の向上及び製造コス
ト低減の為、半導体製造装置の改良と共に、製造ライン
で使用する半導体基板の大型化が進み従来の２インチ径
から３インチ径となり、更に半導体基板の４インチ径比
が検討されようとしている。
ト低減の為、半導体製造装置の改良と共に、製造ライン
で使用する半導体基板の大型化が進み従来の２インチ径
から３インチ径となり、更に半導体基板の４インチ径比
が検討されようとしている。
従来半導体基板の直径が２インチ程度であると半導体回
路装置の製造工程時の半導体基板の反りは目立たなかっ
たが、今日の様に半導体基板の直径が大きくなると拡散
処理を繰返す事により生じる半導体基板の反りを無視で
きなくなり、フォトリン工程時、ガラスマスクと半導体
基板間に生じるすきまはパターン精度を著しく悪化させ
る。
路装置の製造工程時の半導体基板の反りは目立たなかっ
たが、今日の様に半導体基板の直径が大きくなると拡散
処理を繰返す事により生じる半導体基板の反りを無視で
きなくなり、フォトリン工程時、ガラスマスクと半導体
基板間に生じるすきまはパターン精度を著しく悪化させ
る。
又、半導体基板の反りは半導体内部の格子構造に歪を与
える為、半導体素子の電流増幅率のバラツキや雑音増加
等により特性を悪化させ製品歩留低下の一原因となって
いる。
える為、半導体素子の電流増幅率のバラツキや雑音増加
等により特性を悪化させ製品歩留低下の一原因となって
いる。
特にバイポーラ型半導体集積回路装置の製造に於いて、
素子の動作スピード改善の為に行う金拡散工程では半導
体基板の裏面より拡散した金が冷却時再び裏面に析出し
ない様に１０００〜１２００℃の処理温度から室内温度
に、鉄の焼入れの如く、急冷するので、半導体基板の反
りが極めて顕著に現われる。
素子の動作スピード改善の為に行う金拡散工程では半導
体基板の裏面より拡散した金が冷却時再び裏面に析出し
ない様に１０００〜１２００℃の処理温度から室内温度
に、鉄の焼入れの如く、急冷するので、半導体基板の反
りが極めて顕著に現われる。
半導体基板にシリコンを使用した場合を考慮すると、シ
リコンの熱膨張係数が２．５×１Ｏ−６０Ｃ″、熱酸化
膜Ｓ ｉｏ ２ノ熱膨張係数が０．３５ Ｘ １０−’
℃−１程度である為、半導体基板を急冷した時シリコン
の収縮がＳ ｉｏ ２膜に比べ大きく、この収縮歪の残
った状態で維持される為半導体基板が反ると考えられる
。
リコンの熱膨張係数が２．５×１Ｏ−６０Ｃ″、熱酸化
膜Ｓ ｉｏ ２ノ熱膨張係数が０．３５ Ｘ １０−’
℃−１程度である為、半導体基板を急冷した時シリコン
の収縮がＳ ｉｏ ２膜に比べ大きく、この収縮歪の残
った状態で維持される為半導体基板が反ると考えられる
。
従来半導体基板の反り防止方法として１９７５年６月３
０日発行日経エレクトロニクス誌の３６頁〜４１頁記載
の如く、Ｓ １０２膜を形成したシリコン半導体基板上
にシリコン基板とほぼ熱膨張係数の等しい窒化シリコン
膜５１３Ｎ４（熱膨張係数３．９ Ｘ １０” ’Ｃ”
−１）を適当な厚みに形成するとＳ ｉ０２膜を挟んで
シリコン基板と、５ｉ３Ｎ４膜が同程度に縮むので反り
を減少できる。
０日発行日経エレクトロニクス誌の３６頁〜４１頁記載
の如く、Ｓ １０２膜を形成したシリコン半導体基板上
にシリコン基板とほぼ熱膨張係数の等しい窒化シリコン
膜５１３Ｎ４（熱膨張係数３．９ Ｘ １０” ’Ｃ”
−１）を適当な厚みに形成するとＳ ｉ０２膜を挟んで
シリコン基板と、５ｉ３Ｎ４膜が同程度に縮むので反り
を減少できる。
しかしこの方法ではＳ ｉ３ Ｎ４膜の蒸着及びエツチ
ング工程が増加する欠点を有している。
ング工程が増加する欠点を有している。
本発明は半導体装置に於ける熱処理工程数を増加させな
いで、前述の如き半導体基板の反り現象の少ない不純物
拡散方法に関するものである。
いで、前述の如き半導体基板の反り現象の少ない不純物
拡散方法に関するものである。
第１図は本発明による一実施例であり、バイポーラ型集
積回路の製造に於いて、半導体基板に対して特に急熱と
急冷による温度変化の大きい金拡散工程を示す。
積回路の製造に於いて、半導体基板に対して特に急熱と
急冷による温度変化の大きい金拡散工程を示す。
厚み４００μ程度のシリコン基板１の両面に熱酸化膜５
１０２２を０．５μ程度形成する（第１図ａ）。
１０２２を０．５μ程度形成する（第１図ａ）。
Ｓ １０２膜２を選択的にエツチングしてダイス分割用
のグリッドライン３を形成する。
のグリッドライン３を形成する。
グリッドライン３は第２図に示す形状であり、この部分
酸化膜は完全に除去される。
酸化膜は完全に除去される。
又グリッドライン３を形成時シリコン基板１の裏面のＳ
ｓ ０２膜も同時に除去される（第１図ｂ）。
ｓ ０２膜も同時に除去される（第１図ｂ）。
次に第１図Ｃの如くシリコン基板１の裏面全面に金４を
蒸着し、該基板をＮ２ガス雰囲気中で１０００〜１２０
０℃の処理温度にて１０〜４０分程度保持して金拡散を
行う（第１図ｄ）。
蒸着し、該基板をＮ２ガス雰囲気中で１０００〜１２０
０℃の処理温度にて１０〜４０分程度保持して金拡散を
行う（第１図ｄ）。
拡散した金が再びシリコン基板表面に析出しない様に、
拡散炉からすばやく該シリコン基板を取出して急冷させ
る。
拡散炉からすばやく該シリコン基板を取出して急冷させ
る。
以上第１図の如く金拡散処理前に半導体基板の各ダイス
間のグリッドラインのシリコン酸化膜を完全に除去する
と、急冷時に半導体基板とシリコン酸化膜の膨張率の差
により生じる応力をそれぞれのダイス内で吸収する為、
半導体基板全体に各ダイスの歪の影響を伝達するのを防
止する事ができ、従って半導体基板全体の反りを減少さ
せる事が可能となる。
間のグリッドラインのシリコン酸化膜を完全に除去する
と、急冷時に半導体基板とシリコン酸化膜の膨張率の差
により生じる応力をそれぞれのダイス内で吸収する為、
半導体基板全体に各ダイスの歪の影響を伝達するのを防
止する事ができ、従って半導体基板全体の反りを減少さ
せる事が可能となる。
第３図は３インチ径のシリコンウェハを使用して金拡散
工程を行った場合の、シリコン基板の反りの変化量の絶
対値＋４１のバラツキを示している。
工程を行った場合の、シリコン基板の反りの変化量の絶
対値＋４１のバラツキを示している。
Ａはグリッドラインの酸化膜を除去しないで金拡散を作
った場合の反りのバラツキであり、Ｂは本発明による金
拡散前にグリッドラインの酸化膜を除去した場合の反り
のバラツキを示しており、本発明による方法を実施する
と、従来方法に比べ基板の反りが１／４程度に改善され
る。
った場合の反りのバラツキであり、Ｂは本発明による金
拡散前にグリッドラインの酸化膜を除去した場合の反り
のバラツキを示しており、本発明による方法を実施する
と、従来方法に比べ基板の反りが１／４程度に改善され
る。
本発明は実施例での金拡散工程のみでなく、半導体素子
製造工程に於ける熱変化の大きな処理工程の際に実施し
て極めて有効である。
製造工程に於ける熱変化の大きな処理工程の際に実施し
て極めて有効である。
第１図は本発明の一実施例、第２図は半導体基板のグリ
ッドライン上の酸化膜除去後の上面図、第３図は熱処理
後の半導体基板の反りの変化量の絶対値を示す。 １・・・・・・シリコン基板、２・・・・・・酸化膜、
３・・・・・・グリッドライン、４・・・・・・金蒸着
膜。
ッドライン上の酸化膜除去後の上面図、第３図は熱処理
後の半導体基板の反りの変化量の絶対値を示す。 １・・・・・・シリコン基板、２・・・・・・酸化膜、
３・・・・・・グリッドライン、４・・・・・・金蒸着
膜。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の一表面に酸化膜を施す工程と、ダイス
分割を行うべき網目状に構成したグリッドライン上の前
記酸化膜をエツチングにより除去する工程と、前記半導
体基板裏面より拡散すべき不純物を付着させる工程と、
拡散炉内で加熱処理を行う事により前記不純物を前記半
導体基板内に拡散させる工程と、前記拡散炉より前記半
導体基板を取り出して急冷却させる工程とより成る不純
物拡散方法。 ２ 半導体基板がシリコン基板であることを特徴とする
特許請求の範囲第１項記載の不純物拡散法。 ３ 不純物が金である事を特徴とする特許請求の範囲第
１項記載の不純物拡散方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14615977A JPS5852332B2 (ja) | 1977-12-07 | 1977-12-07 | 不純物拡散方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14615977A JPS5852332B2 (ja) | 1977-12-07 | 1977-12-07 | 不純物拡散方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5478970A JPS5478970A (en) | 1979-06-23 |
| JPS5852332B2 true JPS5852332B2 (ja) | 1983-11-22 |
Family
ID=15401456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14615977A Expired JPS5852332B2 (ja) | 1977-12-07 | 1977-12-07 | 不純物拡散方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852332B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206032A (en) * | 1981-06-15 | 1982-12-17 | Oki Electric Ind Co Ltd | Device for manufacturing semiconductor |
| JPS6349233U (ja) * | 1987-05-21 | 1988-04-04 | ||
| JP5935254B2 (ja) * | 2011-07-21 | 2016-06-15 | 日立化成株式会社 | 不純物拡散層形成組成物、不純物拡散層の製造方法、太陽電池素子の製造方法および太陽電池の製造方法 |
-
1977
- 1977-12-07 JP JP14615977A patent/JPS5852332B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5478970A (en) | 1979-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5852332B2 (ja) | 不純物拡散方法 | |
| JPS5815225A (ja) | 半導体装置基板 | |
| JPS6224617A (ja) | エピタキシヤル成長方法 | |
| JPS5922373B2 (ja) | 半導体ウエハの処理法 | |
| JPS6118348B2 (ja) | ||
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPS5926607Y2 (ja) | 半導体圧力変換器 | |
| JPH07201842A (ja) | 半導体装置の製造方法 | |
| JP3128904B2 (ja) | 多結晶シリコンパターンの形成方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH02143572A (ja) | 光電変換装置 | |
| JPS6110238A (ja) | プラズマ処理方法 | |
| KR0119907B1 (ko) | 실리사이드를 이용한 쌍극자 트랜지스터의 전극제조방법 | |
| JPH01291430A (ja) | 半導体装置の製造方法 | |
| JPS61136233A (ja) | 半導体装置の製造方法 | |
| JPS63116435A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0312773B2 (ja) | ||
| JPS62290174A (ja) | 半導体装置の製造方法 | |
| JPH0336751A (ja) | 半導体装置の製造方法 | |
| JPH03250729A (ja) | 半導体素子の製造方法 | |
| JPH01289165A (ja) | 半導体装置の製造方法 | |
| JPH0116019B2 (ja) | ||
| JPS63164273A (ja) | 電力用半導体素子の製造方法 | |
| JPS6011459B2 (ja) | 拡散形半導体装置の製造方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 |