JPS5852774A - 電子計算機の2次元デ−タの入出力方式 - Google Patents

電子計算機の2次元デ−タの入出力方式

Info

Publication number
JPS5852774A
JPS5852774A JP56151505A JP15150581A JPS5852774A JP S5852774 A JPS5852774 A JP S5852774A JP 56151505 A JP56151505 A JP 56151505A JP 15150581 A JP15150581 A JP 15150581A JP S5852774 A JPS5852774 A JP S5852774A
Authority
JP
Japan
Prior art keywords
storage device
data
auxiliary storage
original data
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56151505A
Other languages
English (en)
Inventor
Makoto Ono
誠 小野
Hirokazu Tanaka
宏和 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56151505A priority Critical patent/JPS5852774A/ja
Priority to DE19823235303 priority patent/DE3235303A1/de
Publication of JPS5852774A publication Critical patent/JPS5852774A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Input (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は電子計算機の2次元データの入出力方式に関
するものである。
電子計算機において9画像処理の分野における計、算プ
ログラムでは極めて多量の2次元データの入出力を要求
する場合が多く、特に列要素をまとめてルコードとする
電子計算機外部の補助記憶装置内のデータ構成において
9行要素をまとめて入出力するという要求がしばしば発
生している。
このような要求に対して従来はデータ処理の内容を列方
向に対する処理と行方向に対する処理とに分割し、最初
に列方向に対する処理を全て済ませた後、コーナターン
と呼ばれる処理を行い、かつ2次元データの行要素がル
コードとなるように作成し直したものを補助記憶装置に
作成し、しかるのちこれを用いて行方向に対する処理を
行っていた。
しかし、従来のこのような方法ではコーナターンに多大
の処理時間を要し、かつ処理、の内容が行方向と列方向
とに分割できない場合は途中で再度コーナターンが必要
になる等の欠点があった。
この発明はかかる欠点を除去し、極めて短時間に2次元
データを行方向忙も列方向にも呼び出せる方式を提供す
るものである。
以下1図に示す一実施例によってこの発明を説明する。
第1図においてMFi電子計算機内部の主記憶装置、S
は外部の補助記憶装置、Cは入出力制御装置であり、入
出力制御装置Cは9例えば主記憶装置Mから補助記憶装
置晶へデータを転送する場合、その指令を与える装置で
ある。
このような構成において、2次元データから成る原デー
タは第2図に示すような形で表されているものとする。
図中* all * ”12..12. aij +・
・・8M1M2Fiデータの要素であって、複素数9実
数、整数などいずれの形式であ−ってもかまわない。ま
た2次元データを構成するマトリクスの大きさはM1行
、  M2列である。第2図に示すような原データは実
際には第3図に示すような配列でもって補助記憶装置S
に記憶されている。
ここでall r R12+ a15’ + ”°+ 
”M2  を第1のレコード+ a2+ + a22*
 R25! ”’ l ’al12を第2のレコードと
レコード単位で分類するものとすれば、以下順次aMi
1.aMi21aM151 ”’l aMIM2まで全
部でM1個のレコードが補助記憶装置Sに記憶されてい
ることになる。−との発明の2次元データの入出力方式
を用いれば行方向にも補助記憶装置S内のデータを読み
出せるが、そのためにはまず原データの書き換えが必要
と彦り、上記主記憶装置Mを用いて行なわれるが、主記
憶装置Mのメモリ容量をNワードとする時。
R1≦N 7M 1  および R2≦N/M2を満す
正の整数R4、R2を選べば、第3図に示すレコードを
1回にR1個主記憶装置Mに読み込むことができる。読
み込まれたデータを2次元的に表現したものが第4図で
ある。次に転送された主記憶装置M内のデータを原デー
タのR2個の行の要素に区切って1個のレコードを構成
するようにし、即ちルコードの大きさが(R1×R2)
ワードで構成されたデータを再び補助記憶装置Sへ転送
する。ここで原データの主記憶装置MへのR1個のレコ
ード読み込みを1回の読み込みと称することにすれば、
1回の原データ読み込みに関してに個のレコードが補助
記憶装置に書き込まれる。ここにKは に≧M1/R2 を満す最少の正の整数である。このようにしてL回の読
み込みと書き出しを終えると原データの全てが書き換え
られる。但しLは L≧M2/R1 を満す最小の正の整数である。このようにして補助記憶
装置Sに書き換えられたデータをまとめて中間ファイル
と称することにする。更に補助記憶装置S内に作成され
た中間ファイルから1行の要素の全てが含まれるように
L個のレコードを再び主記憶装置Mへ転送する。主記憶
装置M内に読み込まれたデータを2次元的に表現したも
のが第5図である。この状態で原データのR2行が一度
に主記憶装置Mに読み込まれたことになる。全く同様忙
中間ファイルから1列の要素の全てが含まれるようにに
個のレコードを主記憶装置Mに読み込めば、第4図に示
すように、  R1列が一度に主記憶装置Mに入力され
たことになる。
以上述べたように、この発明の2次元データの入出力方
式では、電子計算機内部の主記憶装置のメモリ容量とプ
ログラムエリア、他のデータの許す範囲でRI X R
2を大きくとれば従来の方式に比べてレコードアクセス
回数を極めて少なくすることができる。
なお、この発明、は以上述べた範囲に限られることなく
1例えば原データが記憶されるファイルと中間ファイル
を゛補助記憶装置上で全く同一の領域を占めるようKす
ることも可能である〇またデータの入力と中間ファイル
の出力の間にデータに対する演算が行なわれても全く同
様に実施できることは当然である。
さらに原データのレコード番号のアクセス類もマトリク
スの行番号の順に並べなくとも全く同様に実施できる。
以上の説明のようにこの発明の2次元データの入出力方
式では従来の方式に比ベデータアクセス回数を1例えば
1桁から2桁のオーダで少なくするこ゛どができるため
、入出力時間を極めて短縮することができる利点を有す
る。さらに行列が正方行列でなくとも実施可能なため電
、子計算機の2次元データの入出力方式としてその塾果
は極めて大きいものがある。
【図面の簡単な説明】
第1図はこの発明を説明するために上けた計算機の構成
を示す図、第2図から第5図はこの発明を説明するだめ
の図で、第2図は原データの構成を示す図、第3図は補
助記憶装置内での原データの配列を示す図、第4図は中
間7アイルの構成を示す図、第5図は中間ファイルから
行要素を主記憶装置罠入力する概念図である。 Mは主記憶装置、Sは補助記憶装置、Cは入出力制御装
置である。 代理人 葛 野 信 − 1111rI!J m1図 第3図 第4図

Claims (1)

  1. 【特許請求の範囲】 Nワードの内部メモリの主記憶装置ととれよシ大きいサ
    イズの外部メモリの補助記憶装置とを有する電子計算機
    があり、しかも上記補助記憶装置には列要素をまとめて
    ゛ルコードとしたM2個のレコードから成るM1行x 
    M2列の2次元のデータが原データとして記憶されてい
    て。 この原データから上述のレコードを構成する要求をまと
    めて中間ファイルとしたものを補助記憶装置に作成した
    後、この中間ファイルを入出力するとき R1≦N/ M iおよび R2≦N/M2なる任意の
    正の整数を選び、主記憶装置に対して補助記憶装置から
    2次元データをR1レコードずつ読み込み、読み込まれ
    たデータのうち原データのR2個の行に対応する部分、
    即ち(R1×R2)ワードをルコードとした補助データ
    を補助記憶装置内に作成し、かかる操作を繰り返すとと
    によって原データの全てが補助データと
JP56151505A 1981-09-25 1981-09-25 電子計算機の2次元デ−タの入出力方式 Pending JPS5852774A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56151505A JPS5852774A (ja) 1981-09-25 1981-09-25 電子計算機の2次元デ−タの入出力方式
DE19823235303 DE3235303A1 (de) 1981-09-25 1982-09-24 Zweidimensionales dateneingabe/-ausgabe-system fuer einen computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56151505A JPS5852774A (ja) 1981-09-25 1981-09-25 電子計算機の2次元デ−タの入出力方式

Publications (1)

Publication Number Publication Date
JPS5852774A true JPS5852774A (ja) 1983-03-29

Family

ID=15519970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56151505A Pending JPS5852774A (ja) 1981-09-25 1981-09-25 電子計算機の2次元デ−タの入出力方式

Country Status (1)

Country Link
JP (1) JPS5852774A (ja)

Similar Documents

Publication Publication Date Title
US4561072A (en) Memory system handling a plurality of bits as a unit to be processed
US4434502A (en) Memory system handling a plurality of bits as a unit to be processed
JPH03290765A (ja) ビットマップ・イメージの90度回転方法
JPH01134495A (ja) 画像データ回転処理装置及びその方法
JPS6049332B2 (ja) マイクロプログラム制御方式
JPH023515B2 (ja)
JPS642993B2 (ja)
JPS63273961A (ja) 複数バ−ジヨン管理システム
JPH0259943A (ja) 塗潰しパターン発生装置
JPS5852773A (ja) 電子計算機のマトリクス転置方式
JP2000137651A (ja) データ誤り訂正装置およびその方法
JPS62297951A (ja) メモリ回路
JPS61120260A (ja) 順次デ−タ記憶回路のアクセス装置
JPH02289005A (ja) 計数情報の整列処理方式
JP2549838B2 (ja) デ−タ制御装置
JPS58219639A (ja) 画像処理用バツフアメモリ装置
JP2991482B2 (ja) 発番方式
JPS62133575A (ja) メモリ装置
JPS6019258A (ja) 記憶装置
JPH01181137A (ja) 記憶装置
JP3456481B2 (ja) 情報処理装置
JPS60198652A (ja) 画像記憶装置
JPS6069756A (ja) デ−タ記憶装置
JPH01201780A (ja) 情報処理装置
JPH02257230A (ja) 2次元画像メモリの管理方法