JPS5853209A - 差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、差動増幅器の立とり特性の改善に関するも
のである。

第１図は従来の差動増幅器の一例を示す回路図である。

図において、電源端子（ハ）と接地端子（至）間に接続
されたコンデンサ（１）と抵抗（２１、（３）によって
構成されたバイアス回路−の抵抗（２＋　、　（３）の
接続点が、差動増幅器を構成する一方のＮＰＮ）ランジ
スタ（８）のベースと入力端子（５）に抵抗（４）を介
して接続されている。トランジスタ（８）のエミッタは
、差動増幅器を構成する他方のＮＰＮ　トランジスタＱ
υのエミッタと共通接続されるとともに、定電流源時を
介して接地端子−に接続されている。また。

トランジスタ（８）のコレクタは、ＰＮＰ）ランジスタ
（９）のコレクタとベースに接続され、このトランジス
タ（９）のエミッタは、電源端子□□□に接続されてい
る。また、トランジスタ（９）のコレクタとベースはＰ
ＮＰ　トランジスタ（１０）のベースに接続され、この
トランジスタ（ｌＯ）のエミッタは電源端子（ハ）に、
コレクタはトランジスタαυのコレクタとＮＰＮ　トラ
ンジスタ（至）のベースに接続されている。トランジス
タ（至）のコレクタは電源端子（２瞬に、エミッタはＮ
ＰＮトランジスタＩのベースに接続されている。

トランジスタ（１４１のコレクタは電源端子伐均に接続
され、エミッタは出力端子（財）に接続されるとともに
、定電流源（１５＋を介して接地端子−に接続されてい
るっトランジスタ０υのベースが接続された負帰還端子
部と出力端子−間には、負帰還回路を構成するコンデン
サθ澱と抵抗（ハ）、しｌ）が接続され、出力端子伐（
１）は出力コンデンサ（社）と負荷抵抗（転）ｊを介し
て接地されている。負帰還端子（国はコンデンサ（１′
６と抵抗（＋８１を介して接地され、入力端子（５）は
入力カップリングコンデンサ（６）を介して信号源（７
）に接続されている。

この回路において、電源電圧ｖＣＣが印加された場合、
入力側トランジスタ（８）は負帰還側トランジスタＱｌ
）より早くバイアスされ、出力端子し」の直流電圧ｖｕ
は、増幅器の動作によシ、第２図に示すように電源電圧
近くまで上る。このとき、コンデンサＱ′Ｉ）が抵抗（
２）ＩＩ　ｌ　（２＋１を介して充電され、トランジス
タ（＋１）かバイアスされるため、出力端子ｔ２４）の
直流電圧が正常になるまで、Ｃ＋ｔ　Ｘ　（１ｔ２０＋
ｔｔ２．　＋Ｒ＋ａ　）の時間がかかる。但し、コンデ
ンサθηの？Ｆｍ値を０１７、抵抗（財））、シ１）、
０樽の抵抗値をＲ２Ｏ，瓜り鴇、とする、も・　ちろん
、正常バイアスになるまで、入力信号は増幅されて出力
波形としては出ない。

以１のように第１図の回路では、電源投入時と正常バイ
アスになる瞬間の２度にわたって出力直流電圧の急激な
変化があｐ、このためクリック音が発生するという欠点
がある。又、正常バイアスになるまで、非常に長い時間
増幅機能が行なわれないという欠点があった。

本発明はこのような点に鑑みてなされたもので、負帰還
側トランジスタにも入力側トランジスタと同じように、
電源投入と共にバイアスが供給されるようにすることに
より、上記従来の欠点を除去した差動増幅器を提供する
ものである。

以下、この発明の一実施例を図について説明する。第３
図において、第１図と異なるところは、バイアス回路の
抵抗（２１、（３）の接続点、すなわちトランジスタ（
８）のベースバイアス点とトランジスタＱｌ）のベース
間に抵抗伐ηを接続した点である。

この抵抗？ηの抵抗値は、トランジスタ０刀のべ一一ス
回路のコンデンサ０ηと抵抗端の合成インピーに支障を
与えない値に選ぶことが必要である（約１０倍以上あれ
ば良い）０ このような構成によれば、電源電圧Ｖｃｃが印加された
場合、トランジスタ（８）は抵抗（４）を介して、トラ
ンジスタＱυは抵抗シηを介してバイアスが供給され、
たとえば抵抗（４）に比べて抵抗Ｑηを小さく選び、ト
ランジスタ０刀の立Ｊ：、シの方を早くすると、増幅動
作により、第４図に示すように出力電圧は接地電圧より
立上りを始め、入力側トランジスタ（８）のバイアスの
状態と共に徐々に正常バイアスされるよう動作する。こ
のとき、出力直流電圧の急激な変化がないため、はとん
どクリック音は発生せず、従来の欠点を大巾に改善でき
る。

抵抗シηの抵抗値は、コンデンサａηと抵抗（＋８）の
合成インピーダンスよ）充分高い値に選び、かつ、トラ
ンジスタ（８）のバイアスする時間よりトランジスタ０
υのバイアスが早くなるように、選ぶことにより、本発
明の効果が得られる。

ここで、逆にトランジスタ（８）のバイアスの立上りを
早くするような抵抗罰の選び方をすると、従来の欠点と
同じ結果になるので注意を要する。

この発明は、差動増幅器を有するもの、特にＥＱ増幅器
として差動形式を使用しているものに応用して好適であ
り、その具体的構成例を第５図に示す。

以上述べたようにこの発明によれば、電源投入時および
正常動作（出力波形が出る）時のクリック音を軽減、除
去でき、しかも電源投入から正常動作するまでの時間を
短縮できる効果がある。

【図面の簡単な説明】

第１図は従来の差動増幅器の一例を示す回路図第２図は
その出力直流電圧の変化を示す波形図、第３図はこの発
明の一実施例を示す回路図、第４図はその出力直流電圧
の変化を示す波形図、第Ｘ１図はこの発明の応力例を示
す回路図である。 図において、（１）はコンデンサ、（２＋　、　（３）
は抵抗、（８）は入力側トランジスタ、（Ｉｌｌは負帰
還側トランジスタ、０ηはコンデンサ、Ｈ、＠ηは抵抗
、−はパイアス回路であるＯ なお、図中同一符号は同一または相当部分を示す０ 代理人　葛野信− 第１図 第２図 ”　　　”％１ｊ１ｔ　（ｓｅｃ） Ｎ 第３図 第４図 第５図 ０ １ 手続補正書（自発） １，１′許庁長官殿 １、事件の表示　　　　特願昭５６−１５２７９４号３
、補正をする。４ （１） 明細書の発明の詳細な説明の欄及び図面６、補正の内容 （１）　　明細書第３＠第１８行目に１されるため。 出力端子」とあるのを［されはじめる。このため、出力
端子」と訂正する。 （２）第５図を別紙の通り訂正する。 ７、　添付書類の目録 訂正図面　　　　　　　　　１通 以　　　　」二 （２）

Claims (2)

【特許請求の範囲】
1. （１）差動接続された一対のトランジスタを備えた増幅
   器において、上記一対のトランジスタのうち入力側とな
   るトランジスタのベースバイアス点ト負帰還側となるト
   ランジスタのベース間ニ、上記負帰還側となるトランジ
   スタのベース回路に接続されたインピーダンスよシ高い
   インピーダンスを有するインピーダンス素子を接続した
   ことを特徴とする差動増幅器。
2. （２）インピーダンス素子のインピーダンスは、負帰還
   側となるトランジスタのバイアスの立上シが入力側とな
   るトランジスタのそれより早くなるような大きさに設定
   されていることを特徴とする特許請求の範囲第１項記載
   の差動増幅器。