JPS5853509B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5853509B2 JPS5853509B2 JP51130659A JP13065976A JPS5853509B2 JP S5853509 B2 JPS5853509 B2 JP S5853509B2 JP 51130659 A JP51130659 A JP 51130659A JP 13065976 A JP13065976 A JP 13065976A JP S5853509 B2 JPS5853509 B2 JP S5853509B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- base
- region
- type
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Logic Circuits (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、■２Ｌに於けるスイッチング・トランジスタ
の飽和を解消し得る構造を有する半導体装置に関する。
の飽和を解消し得る構造を有する半導体装置に関する。
■２Ｌは、バイポーラ素子であるにも拘わらず、ゲート
当りの伝播遅延時間・消費電力積（ｔ ｐ ｄＰｄ）が
１〔Ｊ〕以下であり、１箇のゲートが占有する面積はＭ
Ｏ８電界効果トランジスタ以下であって、また、その製
造工程では複雑な技術を要しない。
当りの伝播遅延時間・消費電力積（ｔ ｐ ｄＰｄ）が
１〔Ｊ〕以下であり、１箇のゲートが占有する面積はＭ
Ｏ８電界効果トランジスタ以下であって、また、その製
造工程では複雑な技術を要しない。
そこで、このような利点を活かし、高密度のバイポーラ
論理ＬＳＩを得ようとして多くの開発が行なわれている
。
論理ＬＳＩを得ようとして多くの開発が行なわれている
。
しかしながら、■２Ｌは例えばＴＴＬと比較すると、そ
のスイッチング速度が遅い欠点を有している。
のスイッチング速度が遅い欠点を有している。
即ち、ゲート当りの伝播遅延時間ｔｐｄは１０Ｃｎｓ〕
以下にはなり難い。
以下にはなり難い。
■２Ｌを高速動作させる事が出来ない原因としては二つ
の事柄が考えられている。
の事柄が考えられている。
その一つは、スイッチング・トランジスタに於けるベー
ス容量をインジェクション電流で充電する為に費消され
る充電時間であり、他の一つは、インジェクション電流
に依ってスイッチング・トランジスタが過飽和した場合
の解消時間である。
ス容量をインジェクション電流で充電する為に費消され
る充電時間であり、他の一つは、インジェクション電流
に依ってスイッチング・トランジスタが過飽和した場合
の解消時間である。
例えばＴＴＬでは、スイッチング・トランジスタの飽和
を回避する為、ベース・コレクタ間にショットキ・バリ
ヤ・ダイオード（ＳＢＤ）を挿入し、その間の電位を一
定にクランプすることが行なわれている。
を回避する為、ベース・コレクタ間にショットキ・バリ
ヤ・ダイオード（ＳＢＤ）を挿入し、その間の電位を一
定にクランプすることが行なわれている。
■２Ｌに於ても、このような手段を採ることは不可能で
はないが、一般に■２Ｌで論理回路を構成する場合、所
謂マルチ・コレクタとされることが多いので、複数のコ
レクタ全部にクランプ用のＳＢＤを附加すると、ＳＢＤ
の為に大面積が必要となり、折角、集積度の高い■２Ｌ
を採用した意義が失なわれてしまう。
はないが、一般に■２Ｌで論理回路を構成する場合、所
謂マルチ・コレクタとされることが多いので、複数のコ
レクタ全部にクランプ用のＳＢＤを附加すると、ＳＢＤ
の為に大面積が必要となり、折角、集積度の高い■２Ｌ
を採用した意義が失なわれてしまう。
本発明は、■２Ｌがマルチ・コレクタであっても、極く
小さな面積のＳＢＤにてベース・コレクタ間をクランプ
できるように、また、電極配線も簡単であるようにして
、■２Ｌの高集積性を損なうことなく特性を向上させよ
うとするもので、以下図面を参照しつつ説明する。
小さな面積のＳＢＤにてベース・コレクタ間をクランプ
できるように、また、電極配線も簡単であるようにして
、■２Ｌの高集積性を損なうことなく特性を向上させよ
うとするもので、以下図面を参照しつつ説明する。
第１図は本発明一実施例の要部平面図であり、簡明にす
る為、電極配線、絶縁膜等は省略しである。
る為、電極配線、絶縁膜等は省略しである。
第２図は同じく要部側断面図である。各図に於いて、１
は半導体基板、２はｎ型半導体層、３はｐ型インジェク
タ領域、４はｐ型ベース領域、５はｐ＋型ベース・コン
タクト領域、６、。
は半導体基板、２はｎ型半導体層、３はｐ型インジェク
タ領域、４はｐ型ベース領域、５はｐ＋型ベース・コン
タクト領域、６、。
６２．６３はｎ＋型コレクタ領域、７はショットキ・バ
リヤ形成用ｎ−型不純物領域、８は絶縁膜、９はインジ
ェクタ電極、１０はベース電極、１１１゜１１□、１１
３はコレクタ電極、Ｓはショットキ・バリヤが形成され
る領域をそれぞれ示す。
リヤ形成用ｎ−型不純物領域、８は絶縁膜、９はインジ
ェクタ電極、１０はベース電極、１１１゜１１□、１１
３はコレクタ電極、Ｓはショットキ・バリヤが形成され
る領域をそれぞれ示す。
この実施例では、ｐ型インジェクタ領域３、ｎ型半導体
層２、ｐ型ベース領域４（ｐ＋型ベース・コンタクト領
域５）に依り、ｐｎｐ横方向トランジスタ（定電流源用
トランジスタ）が構成され、ｎ型半導体層２、ｐ型ベー
ス領域４、ｎ＋型コレクタ領域６０，６□、６３に依り
、ｎｐｎ縦方向トランジスタ（スイッチング・トランジ
スタ）が構成されている。
層２、ｐ型ベース領域４（ｐ＋型ベース・コンタクト領
域５）に依り、ｐｎｐ横方向トランジスタ（定電流源用
トランジスタ）が構成され、ｎ型半導体層２、ｐ型ベー
ス領域４、ｎ＋型コレクタ領域６０，６□、６３に依り
、ｎｐｎ縦方向トランジスタ（スイッチング・トランジ
スタ）が構成されている。
そして、ｎ＋型コレクタ領域６１〜６３はｎ−型不純物
領域７に取り囲まれた構成になっていて、ｎ−型不純物
領域７の表面に於ける領域Ｓにはアルミニウムのベース
電極１０と共通の電極が接触してショットキ・バリヤを
形成している。
領域７に取り囲まれた構成になっていて、ｎ−型不純物
領域７の表面に於ける領域Ｓにはアルミニウムのベース
電極１０と共通の電極が接触してショットキ・バリヤを
形成している。
第３図は第１図及び第２図に示した半導体装置を回路と
して表わしたものである。
して表わしたものである。
図に於いて、Ｑｌはｐｎｐ横方向トランジスタ、Ｑ２は
ｎｐｎ縦方向トランジスタ、ＳＤはショットキ・バリヤ
・ダイオード、■はインジェクタ端子、Ｉｎは入力端子
、Ｏｕｔは出力端子をそれぞれ示す。
ｎｐｎ縦方向トランジスタ、ＳＤはショットキ・バリヤ
・ダイオード、■はインジェクタ端子、Ｉｎは入力端子
、Ｏｕｔは出力端子をそれぞれ示す。
図示のショットキ・バリヤ・ダイオードＳＤは、第１図
及び第２図の構造から明らかなように、全てのコレクタ
領域６．〜６３に対して均等に動作し、ベース・コレク
タ間でのベース電位が所定値以上に高くなればベース電
流の一部はショットキ・ノくリヤ、ｎ−型不純物領域７
を介してコレクタに流れ込み、ベース・コレクタ間を一
定電位にクランプし、スイッチング・トランジスタであ
る縦方向トランジスタＱ２を非飽和の状態に維持する。
及び第２図の構造から明らかなように、全てのコレクタ
領域６．〜６３に対して均等に動作し、ベース・コレク
タ間でのベース電位が所定値以上に高くなればベース電
流の一部はショットキ・ノくリヤ、ｎ−型不純物領域７
を介してコレクタに流れ込み、ベース・コレクタ間を一
定電位にクランプし、スイッチング・トランジスタであ
る縦方向トランジスタＱ２を非飽和の状態に維持する。
以上の説明で判るように、本発明に依れば、Ｉ２Ｌに於
けるスイッチング・トランジスタの複数のコレクタ領域
をそれと同導電型であって、ショットキ・バリヤを形成
できる程度の低濃度不純物領域で取り囲み、その低濃度
不純物領域の少なくとも一部にベース電極と共通の電極
を接触させてショットキ・バリヤを形威しであるので、
ベースと全てのコレクタとの間はクランプされ一定の電
位内に維持される。
けるスイッチング・トランジスタの複数のコレクタ領域
をそれと同導電型であって、ショットキ・バリヤを形成
できる程度の低濃度不純物領域で取り囲み、その低濃度
不純物領域の少なくとも一部にベース電極と共通の電極
を接触させてショットキ・バリヤを形威しであるので、
ベースと全てのコレクタとの間はクランプされ一定の電
位内に維持される。
そして、ショットキ・バリヤ・ダイオードとして作用す
る部分の面積は、全部のコレクタ領域にショットキ・バ
リヤ・ダイオードを附加する場合と比較すると大幅に低
減させることができ、また電極配線も簡単であるから、
Ｉ２Ｌの高集積性は充分に維持され、しかも、高速化す
ることができる。
る部分の面積は、全部のコレクタ領域にショットキ・バ
リヤ・ダイオードを附加する場合と比較すると大幅に低
減させることができ、また電極配線も簡単であるから、
Ｉ２Ｌの高集積性は充分に維持され、しかも、高速化す
ることができる。
第１図及び第２図は本発明一実施例の要部平面図及び要
部側断面図、第３図はその回路図をそれぞれ表わす。 図において、１は基板、２は半導体層、３はインジェク
タ領域、４はベース領域、５はベース・コンタクト領域
、６１〜６３はコレクタ領域、７は不純物領域、８は絶
縁膜、９ 、１０ 、１１１〜１１３は電極をそれぞれ
示す。
部側断面図、第３図はその回路図をそれぞれ表わす。 図において、１は基板、２は半導体層、３はインジェク
タ領域、４はベース領域、５はベース・コンタクト領域
、６１〜６３はコレクタ領域、７は不純物領域、８は絶
縁膜、９ 、１０ 、１１１〜１１３は電極をそれぞれ
示す。
Claims (1)
- １ ■２Ｌのスイッチング・トランジスタに於ける複数
のコレクタ領域がコレクタ電極との間にショットキ・バ
リヤを形成し得ない程度に高い不純物濃度を有し且つ該
各コレクタ領域と同導電型であってショットキ・バリヤ
を形成し得る程度の低い濃度を有する不純物領域で取り
囲まれ、該不純物領域の表面に於ける少なくとも一部に
ベース電極と共通の電極が接触してショットキ・バリヤ
が形成されてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51130659A JPS5853509B2 (ja) | 1976-10-29 | 1976-10-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51130659A JPS5853509B2 (ja) | 1976-10-29 | 1976-10-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5354984A JPS5354984A (en) | 1978-05-18 |
| JPS5853509B2 true JPS5853509B2 (ja) | 1983-11-29 |
Family
ID=15039525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51130659A Expired JPS5853509B2 (ja) | 1976-10-29 | 1976-10-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853509B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55159900U (ja) * | 1979-05-01 | 1980-11-17 |
-
1976
- 1976-10-29 JP JP51130659A patent/JPS5853509B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5354984A (en) | 1978-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3609479A (en) | Semiconductor integrated circuit having mis and bipolar transistor elements | |
| US3731164A (en) | Combined bipolar and field effect transistors | |
| GB1401158A (en) | Monolithic semiconductor structure | |
| JPS63182848A (ja) | 集積回路 | |
| US3947865A (en) | Collector-up semiconductor circuit structure for binary logic | |
| US3582975A (en) | Gateable coupling circuit | |
| JPH0231505B2 (ja) | ||
| US3801886A (en) | Variable resistance element | |
| US3196284A (en) | Logical signal processing apparatus | |
| JPS6352805B2 (ja) | ||
| JPS5833709B2 (ja) | 半導体装置 | |
| JPH0334454A (ja) | 相補性ｍｏｓ技術でのラツチアツプ感度減少のための回路 | |
| JPS60138963A (ja) | 半導体装置 | |
| JPS5832505B2 (ja) | 半導体集積回路 | |
| JPH02132854A (ja) | エミッタカップルドロジック回路 | |
| JPS60116170A (ja) | 半導体装置 | |
| JPS59181058A (ja) | 半導体装置 | |
| IE860793L (en) | Selectively accessible memory having active load | |
| JPS5972772A (ja) | 半導体装置 | |
| JPH01135068A (ja) | トランジスタ | |
| KR930014954A (ko) | 싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법 | |
| JPS60245162A (ja) | 半導体集積回路 | |
| JPH022173A (ja) | アナログスイッチ | |
| JPH0695566B2 (ja) | 半導体メモリセル | |
| JPS6216026B2 (ja) |