JPS5853857A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS5853857A JPS5853857A JP56151712A JP15171281A JPS5853857A JP S5853857 A JPS5853857 A JP S5853857A JP 56151712 A JP56151712 A JP 56151712A JP 15171281 A JP15171281 A JP 15171281A JP S5853857 A JPS5853857 A JP S5853857A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- type
- film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＩ８集積回路の製造方法に関するものであ〕
、特に８ｉゲー）ＭＯ＆集積回路の基板への電源電圧印
加のための領域、いわゆるコンタクト領域の形成方法に
関するものであるＯ第１図は、従来方法で形成され九Ｎ
チャンネル型８ｉゲー）ＭＯ８集積回路のトランジスタ
領域およびその周辺部ｌの断面図であるＯＰ型８ｉ基板
１０の−１表面にトランジスタ領域１１が台地状に形成
されておシ、ト２ンジスタ領域１１の周辺は厚い（〜ｌ
ｊ１ｍ）フィールド酸化膜１２でとり凹まれているｏト
ランジスタ領域１１のＰｆｉ８ｉ基板１０ｆｉ面の一部
に紘薄い（〜１０００λ）ＩＩゲート酸化膜１３が形成
され、ゲート酸化１１１１３の表面はＮＷ多結晶Ｓｉゲ
ート電極１４（４さ〜０．５μｍ）で覆われている。ゲ
ート酸化膜１３の下のＳｉ表向はチャンネル領域１５と
なっている。チャンネル領域１５を除くトランジスタ領
域１１ ＫａＮＩ１８ｉ領域１６が形成されてお）、ト
ランジスタのソースおよびドレインを構成する０またフ
ィールド酸化膜１２の下のシリコン表面にはＰ型基板ｌ
Ｏより高不純物濃度のＰ型Ｓｉ層１７が形成されている
。トランジスタ領域１１ＯＮ屋８ｉ領域１６表面および
Ｎ型多結晶Ｓｉゲート電極１４表面は比較的薄い（３０
００〜５０００＾）／ ８ ｉ偽膜１８で覆われており
、かつ８１０、膜４Ｂの１部にはＮＷ８ｉ領域１６表面
およびＮ型多結晶８ｉゲ一ト電極１４表面まで貫通する
コンタクト穴１９が明けられてあって、配線用Ｍ層２０
（厚さ〜１．２μｍ）がこのコンタクト穴１９を通して
Ｎ型８ｉ領域１６表面およびΔ型番結晶ｓｉゲート電極
１４表面に接続している。
、特に８ｉゲー）ＭＯ＆集積回路の基板への電源電圧印
加のための領域、いわゆるコンタクト領域の形成方法に
関するものであるＯ第１図は、従来方法で形成され九Ｎ
チャンネル型８ｉゲー）ＭＯ８集積回路のトランジスタ
領域およびその周辺部ｌの断面図であるＯＰ型８ｉ基板
１０の−１表面にトランジスタ領域１１が台地状に形成
されておシ、ト２ンジスタ領域１１の周辺は厚い（〜ｌ
ｊ１ｍ）フィールド酸化膜１２でとり凹まれているｏト
ランジスタ領域１１のＰｆｉ８ｉ基板１０ｆｉ面の一部
に紘薄い（〜１０００λ）ＩＩゲート酸化膜１３が形成
され、ゲート酸化１１１１３の表面はＮＷ多結晶Ｓｉゲ
ート電極１４（４さ〜０．５μｍ）で覆われている。ゲ
ート酸化膜１３の下のＳｉ表向はチャンネル領域１５と
なっている。チャンネル領域１５を除くトランジスタ領
域１１ ＫａＮＩ１８ｉ領域１６が形成されてお）、ト
ランジスタのソースおよびドレインを構成する０またフ
ィールド酸化膜１２の下のシリコン表面にはＰ型基板ｌ
Ｏより高不純物濃度のＰ型Ｓｉ層１７が形成されている
。トランジスタ領域１１ＯＮ屋８ｉ領域１６表面および
Ｎ型多結晶Ｓｉゲート電極１４表面は比較的薄い（３０
００〜５０００＾）／ ８ ｉ偽膜１８で覆われており
、かつ８１０、膜４Ｂの１部にはＮＷ８ｉ領域１６表面
およびＮ型多結晶８ｉゲ一ト電極１４表面まで貫通する
コンタクト穴１９が明けられてあって、配線用Ｍ層２０
（厚さ〜１．２μｍ）がこのコンタクト穴１９を通して
Ｎ型８ｉ領域１６表面およびΔ型番結晶ｓｉゲート電極
１４表面に接続している。
Ｍ１図から明らかなように、従来方法で形成したＮチャ
ンネル型８ｉゲー）ＭＯ８集積回路においてはＰｆｉＳ
ｉ基板１０を一定電位に保つための電源印加は、トラン
ジスタ領域１１が形成されている表面からは行なわれず
、裏面−から行なうようになっている。これは、Ｐ型８
ｉ基板１０茨面の高不純物濃度Ｐ ｉ８ｉ ＄ １７は
〜ｌ−μｍという厚いフィールド酸化膜１２の下にある
ため、へ型８ｉ領域１６表面およびＮ型多結晶８ｉゲ一
ト電極１４表面のＳｉｎ１ｍ１ｇにコンタクト穴１９を
明ける工程で同時にフィールド酸化膜１２に基板用コン
タクト穴を明けることが極めて困難であり、ｔた明いた
としても、配線用Ａｊ層２０をコンタクト大端で断線さ
せることなく高不純物機度Ｐ型８１領域１６表面に接続
させる仁とが＃１とんど不可能であるからである。
ンネル型８ｉゲー）ＭＯ８集積回路においてはＰｆｉＳ
ｉ基板１０を一定電位に保つための電源印加は、トラン
ジスタ領域１１が形成されている表面からは行なわれず
、裏面−から行なうようになっている。これは、Ｐ型８
ｉ基板１０茨面の高不純物濃度Ｐ ｉ８ｉ ＄ １７は
〜ｌ−μｍという厚いフィールド酸化膜１２の下にある
ため、へ型８ｉ領域１６表面およびＮ型多結晶８ｉゲ一
ト電極１４表面のＳｉｎ１ｍ１ｇにコンタクト穴１９を
明ける工程で同時にフィールド酸化膜１２に基板用コン
タクト穴を明けることが極めて困難であり、ｔた明いた
としても、配線用Ａｊ層２０をコンタクト大端で断線さ
せることなく高不純物機度Ｐ型８１領域１６表面に接続
させる仁とが＃１とんど不可能であるからである。
即ち、従来方法においては、Ｐ型８ｉ基板１ ＯＮ面を
薄い（〜５００Ａ）８ｉ０．膜で覆った後、さらに１
・ 〜１００ＯＡ厚の窒化硅素膜で覆り、後にトランジスタ
領域１１となる部分を覆う窒化硅素膜のみが残るように
ホトレジスト技術により窒化硅素膜を選択的に除去し、
窒化硅素膜が除去されているＰ型８ｉ基板ｌＯ表面にＰ
型不純物（例えば−ｇ）を導入した後、熱酸化によシ厚
い（〜ＩＡｍ）フィールド酸化膜１２を形成しているた
めに、基板用コンタクト穴を明けることが困難になって
いる。したがって、基板電源印加点から能動領域までの
距離は基板の厚さく〜４００μｍ）だけあることに１Ｌ
直列抵抗分が大きくなるので動作速贋は低くなる。
薄い（〜５００Ａ）８ｉ０．膜で覆った後、さらに１
・ 〜１００ＯＡ厚の窒化硅素膜で覆り、後にトランジスタ
領域１１となる部分を覆う窒化硅素膜のみが残るように
ホトレジスト技術により窒化硅素膜を選択的に除去し、
窒化硅素膜が除去されているＰ型８ｉ基板ｌＯ表面にＰ
型不純物（例えば−ｇ）を導入した後、熱酸化によシ厚
い（〜ＩＡｍ）フィールド酸化膜１２を形成しているた
めに、基板用コンタクト穴を明けることが困難になって
いる。したがって、基板電源印加点から能動領域までの
距離は基板の厚さく〜４００μｍ）だけあることに１Ｌ
直列抵抗分が大きくなるので動作速贋は低くなる。
また集積回路ペレットの支持体への自着も、オ一本性接
触が可能な材質の固着材を用いて行なわなければならな
い。
触が可能な材質の固着材を用いて行なわなければならな
い。
本発明の目的は、ＭＯ８集積回路を従来方法で形成し九
場合に生じる前記基板コンタクト穴明けに関する難点を
排し、ソース／ドレイン領域およびゲート電極へのコン
タクト穴明けと同一工程にお込て基板コンタクト穴明け
を容易に行なうことが可能であ夛、かつＡノ配線がコン
タクト大端で断線を生じることのない構造を提供するも
のであるＯ 第２図は、本発明によるＭＯ８集積囲路の製造方法を説
明する図であるＯＰ型８４基板ｌＯ表面の主表面に熱酸
化により５００１＠度の薄い８ ｉ ０．膜２１を形成
し、さらにＣＶＤ法にょシ１０−００ Ａ程度の厚さの
第１の窒化硅素膜２２を被着した後。
場合に生じる前記基板コンタクト穴明けに関する難点を
排し、ソース／ドレイン領域およびゲート電極へのコン
タクト穴明けと同一工程にお込て基板コンタクト穴明け
を容易に行なうことが可能であ夛、かつＡノ配線がコン
タクト大端で断線を生じることのない構造を提供するも
のであるＯ 第２図は、本発明によるＭＯ８集積囲路の製造方法を説
明する図であるＯＰ型８４基板ｌＯ表面の主表面に熱酸
化により５００１＠度の薄い８ ｉ ０．膜２１を形成
し、さらにＣＶＤ法にょシ１０−００ Ａ程度の厚さの
第１の窒化硅素膜２２を被着した後。
ホトリソグラフィ技術によりトランジスタ領域ｌｌ上以
外の第１の窒化硅素膜を除去する（図Ｊｌ）。
外の第１の窒化硅素膜を除去する（図Ｊｌ）。
次いで、ホトレジスト層２３および第１（Ｄｗｌ化硅累
膜２２をｉスフとして、第１ｏｆｆｌ化硅素膜が除去さ
れている領域に選択的に硼素を導入し％Ｐ聾８ｉ基板ｌ
Ｏの表面に選択的に基板１０よりも高い不純物濃度を有
するＰ型８ｉ領域１６を形成する（図ｂ）。仁こまで紘
従来方法と同様である０次いで、ホトレジスト層２３を
除去し、１０００１程度の厚さの第２の窒化硅素膜２４
を被着した後、ホトリソグラフィ技術によりトランジス
タ領域１１上の第１の窒化硅素膜２２上および基板コン
タクト領域２５上以外の第２の窒化硅素膜２４を選択的
に除去する（図Ｃ）０次いで、酸化雰囲気中で加熱する
ことによｐｓｔａｌｏｍ化膜２２および第２の窒化膜２
４で覆われていない部分を選択的に酸化し１７１ｍ８度
の厚いフィールド酸化１ｉ１［１２を形成する（図ｄ）
０次にホトリソグラフィ技術によフトランジスタ領域ｌ
ｌ上の第２の窒化硅素膜２４、第１の窒化硅素膜２２．
および８ｉ０鵞膜２１を除去し、熱酸化により７００〜
１０００λの厚さのゲー）８ｉ偽ｊ［２６をトランジス
タ領域１１上に形成する（図ｅ）０次に、ＣＶＤ法によ
５６００ＯＡ根度の厚さの多結１ｆｌＩＳｉ膜を被層し
、ホトレジスト技術によりゲート電極部２８のみを残し
て多結晶８ｉ膜を除去し、さらに、露出したＳ五偽膜２
６を除去した後に、イオン注入法または熱拡散法によ）
多結晶シリコンゲート電極２８および露出したトランジ
スタ領域１１にリンを導入して。
膜２２をｉスフとして、第１ｏｆｆｌ化硅素膜が除去さ
れている領域に選択的に硼素を導入し％Ｐ聾８ｉ基板ｌ
Ｏの表面に選択的に基板１０よりも高い不純物濃度を有
するＰ型８ｉ領域１６を形成する（図ｂ）。仁こまで紘
従来方法と同様である０次いで、ホトレジスト層２３を
除去し、１０００１程度の厚さの第２の窒化硅素膜２４
を被着した後、ホトリソグラフィ技術によりトランジス
タ領域１１上の第１の窒化硅素膜２２上および基板コン
タクト領域２５上以外の第２の窒化硅素膜２４を選択的
に除去する（図Ｃ）０次いで、酸化雰囲気中で加熱する
ことによｐｓｔａｌｏｍ化膜２２および第２の窒化膜２
４で覆われていない部分を選択的に酸化し１７１ｍ８度
の厚いフィールド酸化１ｉ１［１２を形成する（図ｄ）
０次にホトリソグラフィ技術によフトランジスタ領域ｌ
ｌ上の第２の窒化硅素膜２４、第１の窒化硅素膜２２．
および８ｉ０鵞膜２１を除去し、熱酸化により７００〜
１０００λの厚さのゲー）８ｉ偽ｊ［２６をトランジス
タ領域１１上に形成する（図ｅ）０次に、ＣＶＤ法によ
５６００ＯＡ根度の厚さの多結１ｆｌＩＳｉ膜を被層し
、ホトレジスト技術によりゲート電極部２８のみを残し
て多結晶８ｉ膜を除去し、さらに、露出したＳ五偽膜２
６を除去した後に、イオン注入法または熱拡散法によ）
多結晶シリコンゲート電極２８および露出したトランジ
スタ領域１１にリンを導入して。
へ型Ｓｉ領域１６を形成する（図ｆ）。この時、基板コ
ンタクト領域２５上は第２の窒化硅素膜２４で覆われて
いるから、リンが導入されることはない。次Ｋｓ基板コ
ンタクト領域２５上の窒化硅素膜２４を除去し、熱酸化
を行なうことにより、トランジスタ成域１１．多結晶シ
リコンゲート電極２８および基板コンタクト領域２５上
に３０００〜５０００１程度の８ｉ０．膜２９を形成す
る（図９）。
ンタクト領域２５上は第２の窒化硅素膜２４で覆われて
いるから、リンが導入されることはない。次Ｋｓ基板コ
ンタクト領域２５上の窒化硅素膜２４を除去し、熱酸化
を行なうことにより、トランジスタ成域１１．多結晶シ
リコンゲート電極２８および基板コンタクト領域２５上
に３０００〜５０００１程度の８ｉ０．膜２９を形成す
る（図９）。
以下従来方法と同様の方法によシコンタクト穴明け、配
線用ＡＩ膜被着等を行なうことｋよシ第３図に示す構造
のへチャンネル＠８ｉゲー） ＮＯ８トランジスタを得
る。
線用ＡＩ膜被着等を行なうことｋよシ第３図に示す構造
のへチャンネル＠８ｉゲー） ＮＯ８トランジスタを得
る。
以上の説明より明らかなように２本発明にしたがえば、
基板コンタクト領域２５上を覆う８ｉ０を膜はトランジ
スタ領域１１および多結晶シリコンゲート電極２８を覆
う８ｉ０．膜とｔｌぼ等しい厚さを有しているから、ソ
ース／ドレイン領域およびゲート電極へのコンタクト穴
明けと同一工程において基板コンタクト穴明けを容易に
行なうことが可能と＆り、かつ、Ｓｉθ！膜の厚さがフ
ィールド酸化膜に比較してに〜にとなっているから、コ
ンタクト大端でのＡＩ配線の断線を生じることがないＯ 以上説明したように１本発明を用いれば、Ｎチャンネル
型ＳｉゲートＭθ８トランジスタ群によ゛シ構成される
集積回路において、基板への電源電位印加をＳｉゲー）
ＮＯ８）７ンジスタ群が形成されている面において行う
ことが可能となり、集積回路の動作速度を向上させるこ
とができ、さらに、集積回路ペレットの支持体への固着
法への自由度が増加することが明らかである。
基板コンタクト領域２５上を覆う８ｉ０を膜はトランジ
スタ領域１１および多結晶シリコンゲート電極２８を覆
う８ｉ０．膜とｔｌぼ等しい厚さを有しているから、ソ
ース／ドレイン領域およびゲート電極へのコンタクト穴
明けと同一工程において基板コンタクト穴明けを容易に
行なうことが可能と＆り、かつ、Ｓｉθ！膜の厚さがフ
ィールド酸化膜に比較してに〜にとなっているから、コ
ンタクト大端でのＡＩ配線の断線を生じることがないＯ 以上説明したように１本発明を用いれば、Ｎチャンネル
型ＳｉゲートＭθ８トランジスタ群によ゛シ構成される
集積回路において、基板への電源電位印加をＳｉゲー）
ＮＯ８）７ンジスタ群が形成されている面において行う
ことが可能となり、集積回路の動作速度を向上させるこ
とができ、さらに、集積回路ペレットの支持体への固着
法への自由度が増加することが明らかである。
なお１以上の説明においてはＮチャンネル型Ｓｉゲー）
ＮＯ８）ランジスタを用いたが、チャンネル型がＰ型で
あってもｈまたゲート電極材料が。
ＮＯ８）ランジスタを用いたが、チャンネル型がＰ型で
あってもｈまたゲート電極材料が。
Ｗ、鳩等の高一点金属あるいは、ＷＳム、、Ｍｏ８ｉ。
等の高融点金属の硅化吻であっても本発明の効果を得ら
れることは明らかである。また、半導体素子としてはＮ
０８電界効来トランジスタの外にバイポーラトランジス
タも利用できることは明らかである。
れることは明らかである。また、半導体素子としてはＮ
０８電界効来トランジスタの外にバイポーラトランジス
タも利用できることは明らかである。
第１図は、従来方法で形成したｈチャンネル屋８ｉゲー
）ＮＯ８集積回路の部分的断面図である。 第２図は１本発明の一実施例によるＮチャンネル型８ｉ
ゲー）ＮＯ８集積回路の形成過程を示す部分的断面図で
、同図（ａｍ）〜（至）は各工程に於ける部分的断面図
である０第３図は本発明の一実施例によるＮチャンネル
型ＮＯ８集積回路の部分的断面図である。 １０・−・−・Ｐ型８ｉ基板、１２−・−・フィールド
酸化膜、１３．２６・−・・・・ゲート酸化膜＆ １４
．２８−・・・・多結晶８ｉゲート電極％１６・−−Ｎ
型８ｉ領域。 １７・−・・・・高一度Ｐ型８ｉ領域、 ２０−−−−
−Ａ ｊ ｋ！、ｆｆ８層、２５・・・・・・基板コン
タクト領域０渠 １ 図 ／ｌ 羊２図 （α） 第２口 （ト） （Ｃ） １／ 第４図 ５ Ｃｅ） ＜ｆ＞
）ＮＯ８集積回路の部分的断面図である。 第２図は１本発明の一実施例によるＮチャンネル型８ｉ
ゲー）ＮＯ８集積回路の形成過程を示す部分的断面図で
、同図（ａｍ）〜（至）は各工程に於ける部分的断面図
である０第３図は本発明の一実施例によるＮチャンネル
型ＮＯ８集積回路の部分的断面図である。 １０・−・−・Ｐ型８ｉ基板、１２−・−・フィールド
酸化膜、１３．２６・−・・・・ゲート酸化膜＆ １４
．２８−・・・・多結晶８ｉゲート電極％１６・−−Ｎ
型８ｉ領域。 １７・−・・・・高一度Ｐ型８ｉ領域、 ２０−−−−
−Ａ ｊ ｋ！、ｆｆ８層、２５・・・・・・基板コン
タクト領域０渠 １ 図 ／ｌ 羊２図 （α） 第２口 （ト） （Ｃ） １／ 第４図 ５ Ｃｅ） ＜ｆ＞
Claims (1)
- 【特許請求の範囲】 半導体基板表面に選択的に厚い酸化膜を有し。 該厚い酸化膜を有しない部分の半導体基板表面は前記厚
い酸化膜を有する部分の下の半導体基板表面よりも突出
してお）、この突出し死生導体基板表ＥｉｌｉＫ電気的
素子と前記半導体基板に固定電位を与える電極増）出し
部とが形成されていることを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151712A JPS5853857A (ja) | 1981-09-25 | 1981-09-25 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151712A JPS5853857A (ja) | 1981-09-25 | 1981-09-25 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5853857A true JPS5853857A (ja) | 1983-03-30 |
Family
ID=15524619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151712A Pending JPS5853857A (ja) | 1981-09-25 | 1981-09-25 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853857A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189921A (en) * | 1990-06-05 | 1993-03-02 | Mitsuba Electric Mfg. Co., Ltd. | Starter system for an internal combustion engine |
-
1981
- 1981-09-25 JP JP56151712A patent/JPS5853857A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189921A (en) * | 1990-06-05 | 1993-03-02 | Mitsuba Electric Mfg. Co., Ltd. | Starter system for an internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| JPH01123417A (ja) | 半導体装置の製造方法 | |
| JPH11112000A (ja) | 半導体装置 | |
| JP2729422B2 (ja) | 半導体装置 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JPH0831539B2 (ja) | 不揮発性メモリの製造方法 | |
| JPH10135348A (ja) | 電界効果型半導体装置 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPS6057661A (ja) | 半導体装置 | |
| JP3043791B2 (ja) | 半導体装置の製造方法 | |
| JPS6237543B2 (ja) | ||
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JPH05235290A (ja) | 半導体装置及びその製造方法 | |
| JPS61100975A (ja) | 接合形電界効果トランジスタ | |
| JPS5975653A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63299278A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04257267A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JP3016342B2 (ja) | 半導体装置の製造方法 | |
| JPS6059749B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0364960A (ja) | 半導体装置 | |
| JPH08111511A (ja) | 半導体装置の製造方法 | |
| JPH08264651A (ja) | 半導体装置の製造方法 | |
| JPH06163842A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6011471B2 (ja) | 半導体装置 | |
| JPH02192125A (ja) | 縦型ｍｏｓｆｅｔの製造方法 |