JPS5854650A - 絶縁層分離構造を有する半導体装置の製造方法 - Google Patents
絶縁層分離構造を有する半導体装置の製造方法Info
- Publication number
- JPS5854650A JPS5854650A JP56152000A JP15200081A JPS5854650A JP S5854650 A JPS5854650 A JP S5854650A JP 56152000 A JP56152000 A JP 56152000A JP 15200081 A JP15200081 A JP 15200081A JP S5854650 A JPS5854650 A JP S5854650A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride film
- film
- epitaxial layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
- H10W10/0124—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves the regions having non-rectangular shapes, e.g. rounded
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置よ〕詳しく述べるならけ絶縁層分離
構造を有する半導体装置の製造方法に関するものである
。
構造を有する半導体装置の製造方法に関するものである
。
半導体集積回路では、同一基板内に多くの能動素子およ
び受動素子を作〕込んで回路機能を構成しておシ、これ
ら素子が相互に電気的な影響を受けないように分離（マ
イル−シ、ン）する必要がある。分離方法には各種方法
かあシ、本発明はそのうちで絶縁層分離に関するもので
ある。
び受動素子を作〕込んで回路機能を構成しておシ、これ
ら素子が相互に電気的な影響を受けないように分離（マ
イル−シ、ン）する必要がある。分離方法には各種方法
かあシ、本発明はそのうちで絶縁層分離に関するもので
ある。
例えば、第１−に示し大半導体装置の絶縁装置の絶縁層
分離構造では、Ｐ型シリコン半導体基板１ 上Ｅ）ＮＷ
ｉエピタキシャル層２内に基板１に達する絶縁層で塾る
二酸化シリコン（８五〇 ２ ）層３が設けられている
。この構造の半導体装置を製造する＆ｌ、まずＰｆＩＩ
ｉシリコン基板１上ＫＮｆｊｌｉシリコンエピタキシャ
ル層２を形成し、このエピタキシャル層２０表面を熱酸
化して８％０□膜を形成し、その上Ｋ ＣＶＤ （化学
的気相成長）法による耐酸化膜（８１３Ｎ４膜）を形成
する。次に、ホトエツチング法によってＳｔ、Ｎ４膜お
よび８１０．膜を選択的にエツチングして分離領域のエ
ピタキシャル層管表出する。表出したエピタキシャル層
部分を基板に達するまで熱酸化して絶縁層３を形成し、
８１ ＢＨ３膜をエツチング除去することによって第１
＃Ａの半導体装置が得られる。この場合Ｋ、絶縁層３の
８１０２がナトリウムイオン（Ｎａ”）などのアルカリ
イオンによって汚染されることがあシ、また、エピタキ
シャル層の熱酸化中にあるいはその後の熱処理中に基板
ｌ内のＰ型不純物（＆ロン）が１０２絶縁層３中へ吸収
されるように偏析し、逆に１工ピタキシヤル層のＮ型不
純物（リン）が基板中へ偏析することＫよって絶縁層３
下の基板表面に伝導屋反転のチャネルリークが発生し易
くなってしまう。
分離構造では、Ｐ型シリコン半導体基板１ 上Ｅ）ＮＷ
ｉエピタキシャル層２内に基板１に達する絶縁層で塾る
二酸化シリコン（８五〇 ２ ）層３が設けられている
。この構造の半導体装置を製造する＆ｌ、まずＰｆＩＩ
ｉシリコン基板１上ＫＮｆｊｌｉシリコンエピタキシャ
ル層２を形成し、このエピタキシャル層２０表面を熱酸
化して８％０□膜を形成し、その上Ｋ ＣＶＤ （化学
的気相成長）法による耐酸化膜（８１３Ｎ４膜）を形成
する。次に、ホトエツチング法によってＳｔ、Ｎ４膜お
よび８１０．膜を選択的にエツチングして分離領域のエ
ピタキシャル層管表出する。表出したエピタキシャル層
部分を基板に達するまで熱酸化して絶縁層３を形成し、
８１ ＢＨ３膜をエツチング除去することによって第１
＃Ａの半導体装置が得られる。この場合Ｋ、絶縁層３の
８１０２がナトリウムイオン（Ｎａ”）などのアルカリ
イオンによって汚染されることがあシ、また、エピタキ
シャル層の熱酸化中にあるいはその後の熱処理中に基板
ｌ内のＰ型不純物（＆ロン）が１０２絶縁層３中へ吸収
されるように偏析し、逆に１工ピタキシヤル層のＮ型不
純物（リン）が基板中へ偏析することＫよって絶縁層３
下の基板表面に伝導屋反転のチャネルリークが発生し易
くなってしまう。
本発明の目的は、絶縁層分離領域でのチャネルリークの
発生を防止し得る絶縁層離構造會得ることができる製造
方法を提供することである。
発生を防止し得る絶縁層離構造會得ることができる製造
方法を提供することである。
本発明の別の目的は、基板中の不純物が絶縁層中へまた
エピタキシャル層中の不純物が基板中へ偏するのを防止
することができる製造方法上提供することである。
エピタキシャル層中の不純物が基板中へ偏するのを防止
することができる製造方法上提供することである。
上述の目的が、半導体基板の分離領域に相当する部分の
赤面上に直接窒化シリコン膜管形成し、この半導体基板
お、よび直接窒化シリコン膜の上にエピタキシャル層を
形成し、次に、このエピタキシャル層の分離領域に相当
する部分を直接窒化シリコン膜まで酸化することによっ
て製造された絶縁層分離構造を有する半導体装置では達
成できる。
赤面上に直接窒化シリコン膜管形成し、この半導体基板
お、よび直接窒化シリコン膜の上にエピタキシャル層を
形成し、次に、このエピタキシャル層の分離領域に相当
する部分を直接窒化シリコン膜まで酸化することによっ
て製造された絶縁層分離構造を有する半導体装置では達
成できる。
直！１ｉ１化シリコン膜上のエピタキシャル層は多くの
場合に多結晶層となってしまうが、エピタキシャル成長
法で形成したという意味で多結晶層であっても本明細書
中ではエピタキシャル層とする。
場合に多結晶層となってしまうが、エピタキシャル成長
法で形成したという意味で多結晶層であっても本明細書
中ではエピタキシャル層とする。
直接窒化シリコン膜上の分離領域のエピタキシャル層部
分を酸化する前に、この部分管その厚さの半分程工、チ
ング除去するならば、残シの半分全酸化したときに酸化
絶縁層の表面がエピタキシャル層表面と同橘度のレベル
となル表面平坦な半導体装置が得られる・ 以下、株付図面に関連した本発明の実施態様によって本
発明を説明する。
分を酸化する前に、この部分管その厚さの半分程工、チ
ング除去するならば、残シの半分全酸化したときに酸化
絶縁層の表面がエピタキシャル層表面と同橘度のレベル
となル表面平坦な半導体装置が得られる・ 以下、株付図面に関連した本発明の実施態様によって本
発明を説明する。
Ｐ潴シリコン基板１１０表面を直熱窒化して窒化シリー
ン膜（Ｓ ｉ 、Ｎ４膜、例えば厚さ１００Ｘ）１２を
形成する。ホトエツチング法にて窒化シリコン膜１２の
分離領域形成領域に相当する部分上桟してそれ以外の部
分の窒化シリコン膜を除去する備２図）。シリコンのエ
ピタキシャル成長管性なって残っている窒化シリコン膜
１２を含めて基板１１全体ＫＮ型エピタキシャル層１３
（例えば厚さ１．５μｍ）！形成する（第３図）、窒化
シリコン膜１２上のエピタキシャル層部分はポリシリコ
ン層と々っていることが多い。エピタキシャル層１３を
熱酸化して二酸化シリコン（８１０２）膜１４管形成し
、その二酸化シリコン膜１４の上にＣＶＯ（化学的気相
成長）法による窒化シリコン（８１、Ｎ４）膜１５を形
成する（第３−）。
ン膜（Ｓ ｉ 、Ｎ４膜、例えば厚さ１００Ｘ）１２を
形成する。ホトエツチング法にて窒化シリコン膜１２の
分離領域形成領域に相当する部分上桟してそれ以外の部
分の窒化シリコン膜を除去する備２図）。シリコンのエ
ピタキシャル成長管性なって残っている窒化シリコン膜
１２を含めて基板１１全体ＫＮ型エピタキシャル層１３
（例えば厚さ１．５μｍ）！形成する（第３図）、窒化
シリコン膜１２上のエピタキシャル層部分はポリシリコ
ン層と々っていることが多い。エピタキシャル層１３を
熱酸化して二酸化シリコン（８１０２）膜１４管形成し
、その二酸化シリコン膜１４の上にＣＶＯ（化学的気相
成長）法による窒化シリコン（８１、Ｎ４）膜１５を形
成する（第３−）。
次に、ホトエツチング法によりて窒化シリコン膜１５お
よび二酸化シリコン膜１４ｔ−選択的にエツチングして
分離領域に相当する箇所に開孔（図示せず）管形成する
。そして熱酸化処理によりて開孔内に表示したエピタキ
シャル層１３會酸化して第４図に示すような絶縁酸化（
ＳｔＯ，）層１６形成する。このとき窒化シリコン膜１
５１ｉ耐酸化膜として働くので分離領域以外のエピタキ
シャル層１３は酸化されない。このようＫして形成した
絶縁層分離構造では直接窒化シリコン膜１２がＰ型基板
１１と絶縁酸化層１６との関に存在するので、基板中の
不純物（例えｄＭロン）が絶縁酸化層１６中へ偏析する
のｔ防止しかつＮ型エピタキシャル層１２中の不純物（
例えはリン）が基板中へ偏析するの會防止することがで
きる。したがって、チャネルリークの発生が回避できる
。
よび二酸化シリコン膜１４ｔ−選択的にエツチングして
分離領域に相当する箇所に開孔（図示せず）管形成する
。そして熱酸化処理によりて開孔内に表示したエピタキ
シャル層１３會酸化して第４図に示すような絶縁酸化（
ＳｔＯ，）層１６形成する。このとき窒化シリコン膜１
５１ｉ耐酸化膜として働くので分離領域以外のエピタキ
シャル層１３は酸化されない。このようＫして形成した
絶縁層分離構造では直接窒化シリコン膜１２がＰ型基板
１１と絶縁酸化層１６との関に存在するので、基板中の
不純物（例えｄＭロン）が絶縁酸化層１６中へ偏析する
のｔ防止しかつＮ型エピタキシャル層１２中の不純物（
例えはリン）が基板中へ偏析するの會防止することがで
きる。したがって、チャネルリークの発生が回避できる
。
窒化シリコン膜１５１エツチング除去し、アイソレージ
、ンされたエピタキシャル層１２内に回路素子を公知方
法で形成して半導体装置を完成させる。
、ンされたエピタキシャル層１２内に回路素子を公知方
法で形成して半導体装置を完成させる。
ＩＣ、Ｌ８Ｉ 等の半導体装置では埋込層が形成されて
おシ、このような半導体装置を本発明の製造方法を応用
して製造する場合を説明する。
おシ、このような半導体装置を本発明の製造方法を応用
して製造する場合を説明する。
Ｐ型シリコン基板２１１２）表面を熱酸化して二酸化シ
リコン膜２２を形成し、その上にＣＶＤ法による窒化シ
リコン膜２３を形成する。ホトエツチング法によりてこ
れら膜２２および２３の埋込層形成領域部分を除去して
分離領域部分を残す（第５図）。
リコン膜２２を形成し、その上にＣＶＤ法による窒化シ
リコン膜２３を形成する。ホトエツチング法によりてこ
れら膜２２および２３の埋込層形成領域部分を除去して
分離領域部分を残す（第５図）。
シリコン基板２１の埋込層形成領域にイオン打込み又は
熱拡散によってＮｆＪｉ不純物（例えばアンチモン又は
リン）を注入し、熱酸化処理によって第６図のように埋
込層形成領域のシリコンを酸化して二酸化シリコン膜２
４を形成する。窒化シリコン膜２３は耐酸化膜として働
く。破線で示した領域２５が埋込拡散領域である。
熱拡散によってＮｆＪｉ不純物（例えばアンチモン又は
リン）を注入し、熱酸化処理によって第６図のように埋
込層形成領域のシリコンを酸化して二酸化シリコン膜２
４を形成する。窒化シリコン膜２３は耐酸化膜として働
く。破線で示した領域２５が埋込拡散領域である。
窒化シリコン膜２３をエツチング除去し、その下にある
二酸化シリコン膜２２もエツチング除去する。このとき
、埋込拡散領域２５上の二酸化シリコン膜２４も同時に
二酸化シリコン膜２２の厚さに相当する部分がエツチン
グ除去される。直接熱窒化処理して表出した基板２１の
表面に窒化シリコン膜（Ｓ ｉ 、Ｎ４膜）２６を形成
する（第７図）・次にに酸化シリコン膜２４′を全てエ
ツチング除去する。エピタキシャル成長法によって基板
２１および窒化シリコン膜２６の上にシリコンエピタキ
シャル層２７ｔ−形成する。このとき、埋込拡散領域２
５から不純物がエピタキシャル層２７内へ拡散し、埋込
層２５となる。エピタキシャル層２７の表面全熱酸化し
て二酸化シリコン膜２８を形成し、その上にＣＶＤ法に
よる窒化シリコン膜２９を形成する（第８図）。
二酸化シリコン膜２２もエツチング除去する。このとき
、埋込拡散領域２５上の二酸化シリコン膜２４も同時に
二酸化シリコン膜２２の厚さに相当する部分がエツチン
グ除去される。直接熱窒化処理して表出した基板２１の
表面に窒化シリコン膜（Ｓ ｉ 、Ｎ４膜）２６を形成
する（第７図）・次にに酸化シリコン膜２４′を全てエ
ツチング除去する。エピタキシャル成長法によって基板
２１および窒化シリコン膜２６の上にシリコンエピタキ
シャル層２７ｔ−形成する。このとき、埋込拡散領域２
５から不純物がエピタキシャル層２７内へ拡散し、埋込
層２５となる。エピタキシャル層２７の表面全熱酸化し
て二酸化シリコン膜２８を形成し、その上にＣＶＤ法に
よる窒化シリコン膜２９を形成する（第８図）。
ホトエツチング法で窒化シリコン膜２９および二酸化シ
リコン膜２８の分離領域相当部分をエツチング除去して
開孔を形成し、この開孔を通してエピタキシャル層２７
をその厚さの半分程工、チング除去する（第９図）。
リコン膜２８の分離領域相当部分をエツチング除去して
開孔を形成し、この開孔を通してエピタキシャル層２７
をその厚さの半分程工、チング除去する（第９図）。
そして、熱酸化処理によって開孔に表出したエピタキシ
ャル層２７を窒化シリコン膜２６に達するまで酸化して
絶縁酸化層３０を形成する（第１０埋込層含有する半導
体装置が得られる。
ャル層２７を窒化シリコン膜２６に達するまで酸化して
絶縁酸化層３０を形成する（第１０埋込層含有する半導
体装置が得られる。
かかるエピタキシャル層２７の酸化の際、横方向への酸
イヒを抑制すれば、絶縁酸化層３０の占有面積を低減す
ることができ当該半導体装置の集積度を高めることがで
きる。かかるエピタキシャル層２７の横方向への酸化を
抑制するためには、例えば前述の如くエツチングによっ
てはは半分の厚さとされたエピタキシャル層２７の露出
表面管直接窒化し、次いで生成され九窒化シリコン膜の
うち底部部分の窒化シリコン膜を除去する。かかる窒化
シリコン膜の選択的除去は方向性を有するドライエ、チ
ング法を適用することができる。しかる稜エピタキシャ
ル層の熱酸化処理を行なえば、当該エピタキシャル層開
口部の側面には前記直接窒化シリコン層が残存するため
に、かかる横方向への酸化は行なわれず、酸化は縦方向
へのみ進行する九め、占有面積の低減された絶縁域化層
を形成することができる。
イヒを抑制すれば、絶縁酸化層３０の占有面積を低減す
ることができ当該半導体装置の集積度を高めることがで
きる。かかるエピタキシャル層２７の横方向への酸化を
抑制するためには、例えば前述の如くエツチングによっ
てはは半分の厚さとされたエピタキシャル層２７の露出
表面管直接窒化し、次いで生成され九窒化シリコン膜の
うち底部部分の窒化シリコン膜を除去する。かかる窒化
シリコン膜の選択的除去は方向性を有するドライエ、チ
ング法を適用することができる。しかる稜エピタキシャ
ル層の熱酸化処理を行なえば、当該エピタキシャル層開
口部の側面には前記直接窒化シリコン層が残存するため
に、かかる横方向への酸化は行なわれず、酸化は縦方向
へのみ進行する九め、占有面積の低減された絶縁域化層
を形成することができる。
第１図は従来の半導体装置の絶縁層分離構造部分の断面
図であシ、第２図ないし第４図は本発明による半導体装
置製造工程を説明する半導体装置の部分断面図であシ、
第５図ないし第１０図は本発明に係る製造方法を適用し
て半導体装置を製造する工程を説明する半導体装置の部
分断面図である。 １１・・・半導体基板、１２・・・窒化シリコン膜、１
３・・・エピタキシャル層、１４・・・二酸化シリコン
膜、１５・・・窒化シリコン膜、１６・・・絶縁酸化層
、２１・・・半導体基板、２４・・・二酸化シリコン膜
、２５・・・埋込層、２６・・・窒化シリコン膜、２７
・・・エピタキシャル層、３０・・・絶縁酸化層。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第２図 第３図 第６因 第７図
図であシ、第２図ないし第４図は本発明による半導体装
置製造工程を説明する半導体装置の部分断面図であシ、
第５図ないし第１０図は本発明に係る製造方法を適用し
て半導体装置を製造する工程を説明する半導体装置の部
分断面図である。 １１・・・半導体基板、１２・・・窒化シリコン膜、１
３・・・エピタキシャル層、１４・・・二酸化シリコン
膜、１５・・・窒化シリコン膜、１６・・・絶縁酸化層
、２１・・・半導体基板、２４・・・二酸化シリコン膜
、２５・・・埋込層、２６・・・窒化シリコン膜、２７
・・・エピタキシャル層、３０・・・絶縁酸化層。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第２図 第３図 第６因 第７図
Claims (1)
- 【特許請求の範囲】 １、下記工程（７）〜（ｆＡ： ■半導体基板の分離領域に相当する部分の表面上に直談
窒化膜を選択的に形成する工程、（へ）前記半導体基板
および直接窒化膜の上にエピタキシャル層を形成する工
程、および、（尊 前記エピタキシャル層の分離領域に
相当する部分を前記直接窒化膜まで選択的に酸化する工
程・ を含んでなる絶縁層分離構造を有する半導体装置の製造
方法。 ２、前記選択酸化工１１（ロ）の前に１前記工ピタキシ
ヤル層の分離領域に相当する部分をその厚さの半分機ま
で選択的に工、チング除去する工Ｓｔ會んでいる特許請
求の範Ｓ菖１項記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152000A JPS5854650A (ja) | 1981-09-28 | 1981-09-28 | 絶縁層分離構造を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152000A JPS5854650A (ja) | 1981-09-28 | 1981-09-28 | 絶縁層分離構造を有する半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854650A true JPS5854650A (ja) | 1983-03-31 |
Family
ID=15530871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152000A Pending JPS5854650A (ja) | 1981-09-28 | 1981-09-28 | 絶縁層分離構造を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854650A (ja) |
-
1981
- 1981-09-28 JP JP56152000A patent/JPS5854650A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09120965A (ja) | 半導体装置の製造方法 | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JP2000036536A (ja) | 半導体素子の素子隔離構造及びその隔離方法 | |
| JPS5854650A (ja) | 絶縁層分離構造を有する半導体装置の製造方法 | |
| JP2000100927A (ja) | トレンチ素子分離領域を有する半導体素子の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JP2001044168A (ja) | 半導体装置の製造方法 | |
| JPS6310896B2 (ja) | ||
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPS60136327A (ja) | 半導体装置の製造方法 | |
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| JPS6310897B2 (ja) | ||
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| KR100220236B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR100216262B1 (ko) | 반도체장치의 소자분리방법 | |
| JP2943855B2 (ja) | 半導体装置の製造方法 | |
| JP2907248B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JPS61241941A (ja) | 半導体装置の製造方法 | |
| JPS60251641A (ja) | 半導体装置およびその製造方法 |