JPS5856424A - パタ−ン形成法 - Google Patents
パタ−ン形成法Info
- Publication number
- JPS5856424A JPS5856424A JP56155467A JP15546781A JPS5856424A JP S5856424 A JPS5856424 A JP S5856424A JP 56155467 A JP56155467 A JP 56155467A JP 15546781 A JP15546781 A JP 15546781A JP S5856424 A JPS5856424 A JP S5856424A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stencil
- stencil layer
- pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/143—Masks therefor
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、所要の基板上に導電性材、絶縁性材等でなる
層による所望のパターンを形成するパターン形成法の改
頁に関し、特ｉこ半導体集積回路装置、ジョセフノン集
積回路装置等の導体層、絶縁層等を所望のパターンに形
成する場合に適用して好適なものである。
層による所望のパターンを形成するパターン形成法の改
頁に関し、特ｉこ半導体集積回路装置、ジョセフノン集
積回路装置等の導体層、絶縁層等を所望のパターンに形
成する場合に適用して好適なものである。
新株パターン形成法として従来、原理的に、第１図を伴
なって以下述べる方法が提案されている。
なって以下述べる方法が提案されている。
即ち所要の基板１を予め用意しく第１図Ａ）、而してそ
の基板１上に、７オトレジスト、電子ビームレジスト等
でなるステンシル層２（実際上上端縁より外側方に嬌長
せる鍔５を形成している）を所望のパターンに形成しく
ｗ、１図Ｂ）、次にその基板１上のステンシル層２の形
成されていない領域上に、導電性材、絶縁性材等でなる
ステンシル層２に比し薄い厚さの層３を、ステンシル層
２上の、層３と同じ導電性材、絶縁性材等でなり互層３
と同じ厚さでなる層４の形成を同時に伴なって、基板１
の上方側よりの導電性材、絶縁性材の蒸着、スパッタリ
ング等によつて、形成しく第１図Ｏ）、次にステンシル
層２を、その溶媒を用いて溶去することによって、その
ステンシル層２を基板１上より除去すると共に、これに
伴ない？テンシル層２上の層４を除去しく１！１図Ｄ）
、斯くて基板１上に層３による所望のパターン（ステン
シル層２とは反転せるパターン）を形成するという方法
が提案されている。
の基板１上に、７オトレジスト、電子ビームレジスト等
でなるステンシル層２（実際上上端縁より外側方に嬌長
せる鍔５を形成している）を所望のパターンに形成しく
ｗ、１図Ｂ）、次にその基板１上のステンシル層２の形
成されていない領域上に、導電性材、絶縁性材等でなる
ステンシル層２に比し薄い厚さの層３を、ステンシル層
２上の、層３と同じ導電性材、絶縁性材等でなり互層３
と同じ厚さでなる層４の形成を同時に伴なって、基板１
の上方側よりの導電性材、絶縁性材の蒸着、スパッタリ
ング等によつて、形成しく第１図Ｏ）、次にステンシル
層２を、その溶媒を用いて溶去することによって、その
ステンシル層２を基板１上より除去すると共に、これに
伴ない？テンシル層２上の層４を除去しく１！１図Ｄ）
、斯くて基板１上に層３による所望のパターン（ステン
シル層２とは反転せるパターン）を形成するという方法
が提案されている。
所で斯るパターン形成法の場合、原理的には、基板１上
のステンシル層２の形成されていない領域上に、層３を
ステンシル層２上の層４の形成を伴なって形成する工程
（以下簡単の為第２の工程と称す）に於て、その層３及
び４は、それ等がステンシル層２に比し薄い厚さを有す
るので、互に分離して形成されるものである。然し乍ら
実際上は、それ等層３及び４の形成する第２の工程に於
て、層３及び４を構成する材料の微粒子が散乱、拡散等
をなすことより、第２図に示す如＜、７１１１５及び４
を構成せる材料と同じ材料の薄い層６が、ステンシル層
２の側面上上に層３及び４と連接せる態様を以って付着
形成されるを余儀なくされるものである。
のステンシル層２の形成されていない領域上に、層３を
ステンシル層２上の層４の形成を伴なって形成する工程
（以下簡単の為第２の工程と称す）に於て、その層３及
び４は、それ等がステンシル層２に比し薄い厚さを有す
るので、互に分離して形成されるものである。然し乍ら
実際上は、それ等層３及び４の形成する第２の工程に於
て、層３及び４を構成する材料の微粒子が散乱、拡散等
をなすことより、第２図に示す如＜、７１１１５及び４
を構成せる材料と同じ材料の薄い層６が、ステンシル層
２の側面上上に層３及び４と連接せる態様を以って付着
形成されるを余儀なくされるものである。
この為、ステンシル層２を溶去することζこよって、そ
のステンシル層２を基板１上より除去すると共に、これ
に伴なってステンシル層２上の層４を除去する工程（以
下簡単の為第５の工程と称す）に於て、従来、ステンシ
ル層２をその溶媒中に浸漬せる状態（実際上ステンシル
層２、層５及び４を形成せる基板１をステンシル層２の
溶媒中に浸漬せる状態で）で、発振周波数２５〜５０に
重帯の超音波発振器を用いて、ステンシル層２に２５〜
５０ｋ）ｈの周波数を有する超音波の振動を与え、これ
により層６を破壊し乍らステンシル層２を溶解せしめる
という処理をとることがなされている。
のステンシル層２を基板１上より除去すると共に、これ
に伴なってステンシル層２上の層４を除去する工程（以
下簡単の為第５の工程と称す）に於て、従来、ステンシ
ル層２をその溶媒中に浸漬せる状態（実際上ステンシル
層２、層５及び４を形成せる基板１をステンシル層２の
溶媒中に浸漬せる状態で）で、発振周波数２５〜５０に
重帯の超音波発振器を用いて、ステンシル層２に２５〜
５０ｋ）ｈの周波数を有する超音波の振動を与え、これ
により層６を破壊し乍らステンシル層２を溶解せしめる
という処理をとることがなされている。
然し乍ら、第３の工程に於て、斯る処理をとる場合、超
音波の振動出方を大とすれば、層３が基板１上より剥離
したり欠損したりする欠陥が生ずる不都合を有していた
。又斯る不都合を回避すべく、超音波の振動出方を小と
すれば、ステンシル層２の側面に付着せる層６の破壊が
効果的になされない理由で、ステンシル層２を基板１上
より除去するに長時間を要すると共に、第３図に示す如
くステンシル層２上の層４が基板１上に不要層４′とし
て残留したり、層６の一部が基板１上に直立せる残査物
６′として残留したり、層３上に付着した残査物６Ｉと
して残留したり、基板１の層３の形成されていない領域
上に付着した残査物６１として残留したりし、依って層
３による所望のパターンを得るに長時間を要すると共に
、その層３による所望パターンが、不要層４′、残査物
６′、６＃、６″′等を残留せるものとして得られると
いう不都合を有していた。
音波の振動出方を大とすれば、層３が基板１上より剥離
したり欠損したりする欠陥が生ずる不都合を有していた
。又斯る不都合を回避すべく、超音波の振動出方を小と
すれば、ステンシル層２の側面に付着せる層６の破壊が
効果的になされない理由で、ステンシル層２を基板１上
より除去するに長時間を要すると共に、第３図に示す如
くステンシル層２上の層４が基板１上に不要層４′とし
て残留したり、層６の一部が基板１上に直立せる残査物
６′として残留したり、層３上に付着した残査物６Ｉと
して残留したり、基板１の層３の形成されていない領域
上に付着した残査物６１として残留したりし、依って層
３による所望のパターンを得るに長時間を要すると共に
、その層３による所望パターンが、不要層４′、残査物
６′、６＃、６″′等を残留せるものとして得られると
いう不都合を有していた。
叙上に鑑み、本発明者等は、第１図にて上述せるパター
ン形成法に於て種々の実験の結果、上述せる第３の工程
に於て、上述せる、ステンシル層２をその溶媒中に浸漬
せる状態で、ステンシル層２に２５〜５０ｋ）ｈの周波
数を有する超音波の振動を与える処理をとる場合に於て
、その超音波の振動出力を小とするときの不都合が、超
音波の振動出方が小であることにより、ステンシル層２
の側面に付着形成せる層６の破壊が効果的になされない
から生ずるというばかりでなく、超音波の周波数が２５
〜ｓ ｏ ｋＨｌであることにより、層６の破壊が効果
的になされないから生ずるものでもあることを確認する
に到った。
ン形成法に於て種々の実験の結果、上述せる第３の工程
に於て、上述せる、ステンシル層２をその溶媒中に浸漬
せる状態で、ステンシル層２に２５〜５０ｋ）ｈの周波
数を有する超音波の振動を与える処理をとる場合に於て
、その超音波の振動出力を小とするときの不都合が、超
音波の振動出方が小であることにより、ステンシル層２
の側面に付着形成せる層６の破壊が効果的になされない
から生ずるというばかりでなく、超音波の周波数が２５
〜ｓ ｏ ｋＨｌであることにより、層６の破壊が効果
的になされないから生ずるものでもあることを確認する
に到った。
又本発明者等は、上述せるｔＲ３の工程に於て、上述せ
る如くに、ステンシル層２をその溶媒中に浸漬せる状態
で、ステンシル層２ｆＣ２５〜５０典の周波数を有する
超音波の振動を与える処理をとるに代え、ステンシル層
２をその溶媒中に浸漬せる状態でステンシル層に８０〜
２００此の周波数を有する超音波の振動を与える処理を
とる場合、その超音波の振動出方が小てあっても、その
超音波の周波数が８０〜２００曲であることにより、ス
テンシル層２の側面に付着形成せる層６の破壊が効果的
になされ、従って前述せる不都合を有効に回避し得るこ
とを確認するに到った。
る如くに、ステンシル層２をその溶媒中に浸漬せる状態
で、ステンシル層２ｆＣ２５〜５０典の周波数を有する
超音波の振動を与える処理をとるに代え、ステンシル層
２をその溶媒中に浸漬せる状態でステンシル層に８０〜
２００此の周波数を有する超音波の振動を与える処理を
とる場合、その超音波の振動出方が小てあっても、その
超音波の周波数が８０〜２００曲であることにより、ス
テンシル層２の側面に付着形成せる層６の破壊が効果的
になされ、従って前述せる不都合を有効に回避し得るこ
とを確認するに到った。
更に上述せる確認事項は、上述せる第３の工程に於て、
ステンシル層２をその溶媒中に浸漬せる状態で、ステン
シル層２に超音波の振動を与える処理をとる場合に於て
、その超音波の周波数ｆをパラメータとして、ステンシ
ル層２に超音波の振動を与える処理時間（分）に対しス
テンシル層２及びその上の層４が第３図にて上述せる不
要層４′、残査物６’、６’、 ６”等を残留せしめる
ことなしに基板１上より除去される率（Ｘ）を測定した
結果、第４図に示す結果が得られたことによりしても、
確かであることが裏付けられた。又、上述せる第３の工
程に於て、ステンシル層２をその溶媒中に浸漬せる状態
で、ステンシル層２に８０〜２００ｋＨｚの周波数を有
する超音波の振動を与える処理をとる場合、層３による
所望パターンが、第５図に示す如く、不要層４′、残査
物６’、６１．６’等を残留せざる、鮮明なものとして
、短時間で得られたことよりして１も、確かであること
が裏付けされた。但し第４図及び第５図に示す結果は、
ステンシル層２が厚さ約１句を有して、ＡＺ−１４７０
（シップレイ社製商品名）ポジ型フォトレジストでなり
、又層３及び４が厚さα４膓を有して鉛合金でなり、更
にステンシル層２の溶媒がアセ庫ンでなり、尚更に超音
波の振動出力が超音波発振器の電気入力でみて２００Ｗ
である場合の結果である。然し乍ら、ステンシル層２が
ＡＺ−１４７０ポジ型７オトレジストでなる外、ＡＺ−
１３５０Ｊ 。
ステンシル層２をその溶媒中に浸漬せる状態で、ステン
シル層２に超音波の振動を与える処理をとる場合に於て
、その超音波の周波数ｆをパラメータとして、ステンシ
ル層２に超音波の振動を与える処理時間（分）に対しス
テンシル層２及びその上の層４が第３図にて上述せる不
要層４′、残査物６’、６’、 ６”等を残留せしめる
ことなしに基板１上より除去される率（Ｘ）を測定した
結果、第４図に示す結果が得られたことによりしても、
確かであることが裏付けられた。又、上述せる第３の工
程に於て、ステンシル層２をその溶媒中に浸漬せる状態
で、ステンシル層２に８０〜２００ｋＨｚの周波数を有
する超音波の振動を与える処理をとる場合、層３による
所望パターンが、第５図に示す如く、不要層４′、残査
物６’、６１．６’等を残留せざる、鮮明なものとして
、短時間で得られたことよりして１も、確かであること
が裏付けされた。但し第４図及び第５図に示す結果は、
ステンシル層２が厚さ約１句を有して、ＡＺ−１４７０
（シップレイ社製商品名）ポジ型フォトレジストでなり
、又層３及び４が厚さα４膓を有して鉛合金でなり、更
にステンシル層２の溶媒がアセ庫ンでなり、尚更に超音
波の振動出力が超音波発振器の電気入力でみて２００Ｗ
である場合の結果である。然し乍ら、ステンシル層２が
ＡＺ−１４７０ポジ型７オトレジストでなる外、ＡＺ−
１３５０Ｊ 。
ＡＺ−１４５０Ｊ、ＡＺ−２４００（何れもシップレイ
社１１曲品名）ポジ型フォトレジスト、０ＦＰＲ，シリ
ーズ（東京応用化学社製商品名）等の他のポジ型フォト
レジストでなる場合であっても、又層３及び４が鉛合金
でなる外、他の導電性材、５ｔＯ２等の絶縁性材でなる
場合であっても、更にステンシル層２の溶媒がアセトン
でなる外、ステンシル層２を構成せる材料に応じたその
良溶媒である場合であっても、即ち例えばステンシル層
２が７オトレジスト又は電子ビームレジストである場合
、メチルイノブチルケトン等のケトン類、２−エトキシ
ルアセテート等の酢酸エステル類等であっても、第４図
に示すと同様の結果が得られた。
社１１曲品名）ポジ型フォトレジスト、０ＦＰＲ，シリ
ーズ（東京応用化学社製商品名）等の他のポジ型フォト
レジストでなる場合であっても、又層３及び４が鉛合金
でなる外、他の導電性材、５ｔＯ２等の絶縁性材でなる
場合であっても、更にステンシル層２の溶媒がアセトン
でなる外、ステンシル層２を構成せる材料に応じたその
良溶媒である場合であっても、即ち例えばステンシル層
２が７オトレジスト又は電子ビームレジストである場合
、メチルイノブチルケトン等のケトン類、２−エトキシ
ルアセテート等の酢酸エステル類等であっても、第４図
に示すと同様の結果が得られた。
尚上述せる確認事項に於て、超音波の周波数が８０〜２
００市であるとする、その下限周波数８０に＆は、超音
波の周波数がその下限周波数８０ ｋ＆より低（なれば
、その下限周波数を堺としてステンシル層２に超音波の
振動を与える処理時間が急激に長くなることよりしても
決められているものである。又上限周波数２００１ｃ）
Ｉｚは、超音波の周波数がその上限周波数２００ ｋＨ
ｚより高くなれば、その上限周波数を堺として、ステン
シル層２の溶媒中での超音波の振動出力の損失が急激に
大になり、この為ステンシル層２に効果的に超音波の振
動出力を与えることが出来なくなることによりしても決
められているものである。
００市であるとする、その下限周波数８０に＆は、超音
波の周波数がその下限周波数８０ ｋ＆より低（なれば
、その下限周波数を堺としてステンシル層２に超音波の
振動を与える処理時間が急激に長くなることよりしても
決められているものである。又上限周波数２００１ｃ）
Ｉｚは、超音波の周波数がその上限周波数２００ ｋＨ
ｚより高くなれば、その上限周波数を堺として、ステン
シル層２の溶媒中での超音波の振動出力の損失が急激に
大になり、この為ステンシル層２に効果的に超音波の振
動出力を与えることが出来なくなることによりしても決
められているものである。
以上よりして、此処に特許請求の範囲所載のパターン形
成法を、本発明によるパターン形成法として提案するに
到ったものである。
成法を、本発明によるパターン形成法として提案するに
到ったものである。
斯る本発明によるパターン形成法によれば、前述せる所
より明らかであるので、詳細説明はこれを省略するも、
前述せる不都合を伴うこ□となしに、所要の基板１上に
導電性材、絶縁性材等でなる層３による所望のパターン
を形成することが出来るという大なる特徴を有するもの
である。因みにステンシル層２が、前述せる如く厚さ１
１ｔｒｎを有して、ＡＺ−１４７０フオトレジストでな
り、又層６及び４が厚さα４μｍを有して、鉛合金でな
り、更にステンシル層２に対する溶媒がアセトンでなり
、尚更に超音波の振動出力が超音波発振器の電気入力で
みて２００Ｗである場合に於て、上述せる第３の工程に
於ける超音波の振動を与える処理を３〜３０分とし、又
超音波の周波数を１００ ｋＨｚ 、 １５０ ｋｋ、
とじた所、何れの場合でも、第５図に示す如く、基板１
上に層３による所望のパターンを、基＆１上に第３図に
前述せる不要７１４’、残査物６′、６１１６′等を残
留せしめることなしに得ることが出来た。尚本例の場合
上述の第５の工程后、全体をアセトン液中でリンスした
后、乾燥した。
より明らかであるので、詳細説明はこれを省略するも、
前述せる不都合を伴うこ□となしに、所要の基板１上に
導電性材、絶縁性材等でなる層３による所望のパターン
を形成することが出来るという大なる特徴を有するもの
である。因みにステンシル層２が、前述せる如く厚さ１
１ｔｒｎを有して、ＡＺ−１４７０フオトレジストでな
り、又層６及び４が厚さα４μｍを有して、鉛合金でな
り、更にステンシル層２に対する溶媒がアセトンでなり
、尚更に超音波の振動出力が超音波発振器の電気入力で
みて２００Ｗである場合に於て、上述せる第３の工程に
於ける超音波の振動を与える処理を３〜３０分とし、又
超音波の周波数を１００ ｋＨｚ 、 １５０ ｋｋ、
とじた所、何れの場合でも、第５図に示す如く、基板１
上に層３による所望のパターンを、基＆１上に第３図に
前述せる不要７１４’、残査物６′、６１１６′等を残
留せしめることなしに得ることが出来た。尚本例の場合
上述の第５の工程后、全体をアセトン液中でリンスした
后、乾燥した。
第１図Ａ−Ｄは、本発明によるパターン形成法の基礎と
なる原理的なパターン形成法の順次の工程に於ける路線
的断面図、第２図は、第１図０の工程に対応する実際の
工程に於ける路線的断面図、第３図は従来のパターン形
成法による場合の、ＩＲ１図りの工程に対応する実際の
工程に於ける路線的断面図、ｓ４図は本発明によるパタ
ーン形成法の説明に供する曲線図、第５図は本発明によ
るパターン形成法による場合の第１図りに示す工程に於
ける路線的断面図である。 図中、１は基板、２はステンシル層、３．４及び６は層
、４′は不要層、６′、６％ ６’は残音物である。 出願人 日本電信電話公社 第１図 第２図 第８図 第４図 第５図
なる原理的なパターン形成法の順次の工程に於ける路線
的断面図、第２図は、第１図０の工程に対応する実際の
工程に於ける路線的断面図、第３図は従来のパターン形
成法による場合の、ＩＲ１図りの工程に対応する実際の
工程に於ける路線的断面図、ｓ４図は本発明によるパタ
ーン形成法の説明に供する曲線図、第５図は本発明によ
るパターン形成法による場合の第１図りに示す工程に於
ける路線的断面図である。 図中、１は基板、２はステンシル層、３．４及び６は層
、４′は不要層、６′、６％ ６’は残音物である。 出願人 日本電信電話公社 第１図 第２図 第８図 第４図 第５図
Claims (1)
- 所要の基板上に所望のパターンを有するステンシル層を
形成する第１の工程と、上記基板上の上記ステンシル層
の形成されていない領域上に所要の第１の層を、上記ス
テンシル層上の第２の層の形成を伴なって形成する第２
の工程と、上記ステンシル層を溶去することに゛よって
、当該ステンシル層を上記基板上より除去すると共にこ
れに伴い上記第２の層を除去する第５の工程とを含んで
、上記ＩＲ１の鳩による所望のパターンを形成するパタ
ーン形成法に於て、上記ｗＩ２の工程が、上記ステンシ
ル層をその溶媒中に浸漬せしめた状態で、上記ステンシ
ル層に８０〜２００ｋＨ１の周波数を有する超音波の振
動を与える処理を含む事を特徴とするパターン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155467A JPS5856424A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155467A JPS5856424A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856424A true JPS5856424A (ja) | 1983-04-04 |
| JPH0119257B2 JPH0119257B2 (ja) | 1989-04-11 |
Family
ID=15606683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155467A Granted JPS5856424A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856424A (ja) |
-
1981
- 1981-09-30 JP JP56155467A patent/JPS5856424A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0119257B2 (ja) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6239846B2 (ja) | ||
| JPS60167448A (ja) | 集積回路の金属配線方法 | |
| US3959747A (en) | Metallized lithium niobate and method of making | |
| JPH05502138A (ja) | 多層配線における相互接続部およびその形成方法 | |
| JPH0119256B2 (ja) | ||
| JPH0119257B2 (ja) | ||
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JP2003347706A (ja) | 導電膜の形成方法 | |
| JP2543891B2 (ja) | 微細パタ−ンの形成方法 | |
| JPS5856422A (ja) | パタ−ン形成法 | |
| JPS59229727A (ja) | 薄膜の微細加工法 | |
| JPS61236207A (ja) | 弾性表面波共振子の製造方法 | |
| JPS59165425A (ja) | パタ−ン形成方法 | |
| JPS6116527A (ja) | 金属電極の製造方法 | |
| JPS5810837A (ja) | 配線層の形成方法 | |
| JPH0230748A (ja) | 微細パターン形成方法 | |
| JPH05235556A (ja) | 薄膜基板のパターンカット構造 | |
| JPH05281703A (ja) | パターン形成方法 | |
| JPS59155149A (ja) | 集積回路装置の製造方法 | |
| JPH0159736B2 (ja) | ||
| JPH0161250B2 (ja) | ||
| JPH02152238A (ja) | 半導体装置 | |
| JPS6273744A (ja) | 金属配線パタ−ンの形成方法 | |
| JPH02202030A (ja) | 半導体装置の製造方法 | |
| JP2000244032A (ja) | 圧電素子上の導電膜及びその製造方法 |