JPS5857778B2 - 乱数の初期値設定方式 - Google Patents

Description

【発明の詳細な説明】 この発明は乱数発生機能を有する電子機器における乱数
の初期値設定方式に関する。

一般に、乱数を発生させる方法としては演算によるもの
と物理現象によるものとに大別される。

このうち演算による乱数の発生方法としては一般に、平
方採中法２乗算型合同法、混合型合同法等が知られてい
る。

演算によるこれらの何れの方法においても、前記各方法
にしたがって演算を実行する電子機器（たとえば電子計
算機）に対して乱数の初期値（「Ｏ」以外の数値データ
）を与える必要がある。

ところで乱数の演算に際して常に同一の初期値を与えて
いたのでは、常に同一内容の乱数が同一の順序でしか発
生しないため好ましくない。

このため従来では、例えば所定桁数のカウンタを特別に
設けておき、乱数の演算開始に際して任意時間前記カウ
ンタに計数動作をさせたのちこのカウンタの計数値をと
りだして乱数の初期値を得るようにしたものがある。

しかしこのような方法では乱数の初期値設定用の専用の
カウンタを設けねばならないから、回路が複雑になる欠
点がある。

この発明は前記事情を考慮してなされたもので、前記の
ようなカウンタ等の初期値設定のための専用の回路を設
けることなく、簡単な回路で精度の高い乱数が得られる
ようにした、乱数の初期値設定方式を提供するものであ
る。

以下、図面を参照してこの発明の一実施例を説明する。

この実施例は、ＣＲＴ表示装置を具備する電子計算機の
前記ＣＲＴ表示装置内に設けられている表示データ記憶
用のリフレッシュＲＡＭ（ＭＯ８型ダイナミックＲＡＭ
）と、このリフレッシュＲＡＭをアドレスするアドレス
カウンタとの各内容が、前記電子計算機の電源投入時に
おいてランダムな値となることを利用して、乱数の初期
値を設定するようにしたものである。

第１図は前記電子計算機の全体構成を示す。

第１図において、メインメモリ１にはシステムプログラ
ムエリア、システムワーキングエリア、ユーザーズエリ
ア等の各エリアが設けられている。

前記システムプログラムエリアには、演算処理、コマン
ド参照テーブル、割込み処理ルーチン、エラー処理ルー
チン等、前記電子計算機のハードウェアの動作を制御す
るための固定プログラムが組込まれている。

この固定プログラム内には後述する第２図のフローチャ
ートにしたがって、この実施例による乱数の初期値設定
動作を制御するためのプログラムも記憶されている。

また、前記システムワーキングエリアには、前記固定プ
ログラムにしたがってＣＰＵ２が演算処理する際に発生
するデータ等を記憶するための汎用レジスタが多数設け
られており、そのうちのレジスタＷＡには乱数の初期値
が記憶されることになる。

更に前記ユーザーズエリアは、ユーザーがキー人力装置
（図示略）等から入力したプログラムデータを記憶する
ためのエリアである。

前記各エリアを有するメインメモリ１は、ＣＰＵ２から
パスライン９及び１０を介して送られてくるアドレスデ
ータおよび制御信号によりアドレス制御されて、前記各
エリア内のデータの書込み、読出し動作が実行される。

そしてメインメモリ１から読出されたテ′−りはパスラ
イン１１を介してＣＰＵ２に送られたり、あるいはＣＰ
Ｕ２から送られてきたデータはパスライン１１を介して
メインメモリ１に書込まれたりするものである。

ＣＰＵ２は、演算処理回路、演算制御回路。

時記憶用１／ジスタＴＡをはじめとするレジスタ群等に
より構成され、メインメモリ１内の前記プログラムにし
たがった演算処理を実行する。

そして前記アドレスデータは演算処理回路から出力され
て前記パスライン９に出力され、これによりメインメモ
リ１をアドレスしたり、あるいはパスライン１２ 、
Ｉ１０ポート３およびパスライン１４を介してアドレス
カウンタ４に送られ、アドレスカウンタ４の内容を歩進
させたりする。

更に前記演算処理回路から出力されるデータ等はまた、
パスライン１３ 、 Ｉ１０ポート３およびパスライン
１５を介してリフレッシュＲＡＭ５に送られ、このリフ
レッシュＲＡＭ５に表示用データを記憶させる。

更にまた前記Ｉ１０ポート３に対して前記演算制御回路
からイネーブル信号Ｅが出力されており、このイネーブ
ル信号Ｅの出力状態によってＩ１０ポートが動作制御さ
れるようになっている。

リフレッシュＲＡＭ５はアドレスカウンタ４によってア
ドレスされ、Ｉ１０ポート３から送られてくる表示用デ
ータを記憶するもので、またこの表示用データはパスラ
イン１６を介してキャラクタジェネレータ７に送られ、
これによりＣＲＴ表示装置８に対応するデータが表示さ
れるものである。

前記ＣＲＴ表示装置８はラスタスキャン方式によるもの
であり、このため、ＣＲＴカウンタ６゜キャラクタジェ
ネレータ７が設けられている。

ＣＲＴカウンタ６はドツトカウンタ、キャラクタカウン
タ、ラスフカランクおよび行カウンタを含み、これらカ
ウンタの内容はパスライン１７を介してキャラクタジェ
ネレータ７に送られる。

このためキャラクタジェネレータ７は前記リフレッシュ
ＲＡＭ５から送られてくる表示用データに対応したキャ
ラクタを、ドツトおよびラスタに合わせてパスライン１
８に出力し、ＣＲＴ表示装置８に送るものである。

また前記ＣＲＴカウンク６からは、水平同期信号Ｈ−８
および垂直同期信号Ｖ −８が出力されて前記ＣＲＴ表
示装置８に送られる。

更にＣＲＴカウンク６から出力される制御信号はパスラ
イン１９を介してアドレスカウンタ４に送られ、アドレ
スデータ出力動作を制御するようになっている。

次に第２図に示すフローチャート、また第３図および第
４図に示すアドレスカウンタ４．リフレツシユＲＡＭ５
、レジスタＴＡ、ＷＡの各記憶状態図を参照して動作
の説明をする。

電子計算機の電源が投入されると、アドレスカウンタ４
及びリフレッシュＲＡＭ５の内容はランダムな値となる
と共に、第２図に示すステップＳ１の動作が先ず実行さ
れる。

すなわちステップＳ１において、ＣＰＵ２内の演算制御
回路からＩ１０ポート３をリードモード（読出しモード
）に設定するためのイネーブル信号Ｅが出力される。

なお、この電源投入時において、アドレスカウンタ４お
よびリフレッシュＲＡＭ５の内容はともに、前述したよ
うにランダムな内容となっているが、説明を簡略化する
ため、第３図に示すように、アドレスカウンタ４の内容
が１１２２Ｊとなっており、またリフレッシュＲＡＭ５
の１２２〜１３５番地にそれぞれ、データｒ１３」 、
ｒＡ５Ｊ 、−−−、ｒ６Ｂｊ （但し１６進）が記
憶されている状態になっているものと仮定する。

前記ステップＳ、の動作に続いて次にステップＳ２へ進
み、アドレスカウンタ４の内容によりアドレスされるリ
フレッシュＲＡＭ５の記憶領域から１キャラクタ分のデ
ータを読出し、またこのデータをＣＰＵ２内の一時記憶
用レジスタＴＡに転送する動作が実行される。

いま電源投入時においてアドレスカウンタ４の内容は「
１２２Ｊであるから、第３図に示すように、リフレッシ
ュＲＡＭ５の１２２番地のデータ「１３」がリフレッシ
ュＲＡＭ５から読出される。

このデータ「１３」はパスライン１６ 、 Ｉ１０ポー
ト３．パスライン１３を介してＣＰＵ２内の前記レジス
タＴＡに送られ、記憶される。

次にステップＳ３に進行し、前記アドレスカウンタ４の
内容を歩進、すなわち「＋１」する動作がＣＰＵ２にて
実行される。

この動作では、アドレスカウンタ４の現在の値「１２２
ＪがＣＰＵ２内の演算処理回路に送られて「＋１」され
、この結果得られる値１’−１２３Ｊがパスライン１２
、 Ｉ１０ポート３．パスライン１４を介して再びア
ドレスカウンタ４に送られて記憶される。

次にステップＳ４に進行し、先にリフレッシュＲＡＭ５
から読出され一時記憶用レジスタＴＡに書き込まれた前
記データの内容が「０」か否かの検出動作がＣＰＵ２に
て実行される。

このステップＳ４は、求める乱数の初期値の内容が「０
」となることを防止するためのものである。

そしてこのステップＳ４では、前記レジスタＴＡに記憶
されているデータｌ−１３ＪはｒＯＪではないので次の
ステップＳ５へ進み、ステップＳ５の動作が開始される
。

なお、ステップＳ４で「Ｏ」が検出されると前記ステッ
プＳ２へ進み、歩進されたアドレスカウンタ４の内容に
従ってリフレッシュＲＡＭ５から新たなデータが読み出
され、前記同様にステップＳ３． Ｓ、の実行が行われ
る。

そして前記ステップＳ５では、リフレッシュＲＡＭ５か
ら読出したデータの１桁目を選択してメインメモリ１内
の前記レジスタＷＡへ転送する動作が実行される。

すなわちレジスタＴＡ内の前記データ「１３」のうち１
桁目のデータ「３」が乱数の初期値用としてレジスタＷ
Ａへ転送される。

このようにしてレジスタＷＡの１桁目にテ′−タ「３」
が第４図ａに示すように記憶される。

次いでステップＳ６に進行し、レジスタＷＡの所定の桁
数（この例では１２桁とする）まで「０」以外のデータ
が記憶されたか否かの検出動作がＣＰＵ２にて実行され
る。

いま１桁目までデータが記憶されているので、再びステ
ップＳ２に進行する。

そしてステップＳ２では、アドレスカウンタ４の現在値
「１２３Ｊにしたがって、リフレッシュＲＡＭ５の１２
３番地内のデータ「Ａ５」が読出され、レジスタＴＡに
送られて記憶される。

また次のステップＳ３にてアドレスカウンタ４の現在値
ｒ１２３Ｊが＋１されてｒ１２４ｊとなり、アドレスカ
ウンタ４に送られて記憶される。

更にステップＳ４．Ｓ５．Ｓ６の動作を同様に実行して
ステップＳ２に復帰し、次の１２４番地のデータに対す
るリフレッシュＲＡＭ５のデータ読出し動作が開始され
る。

第４図すには、前記２回目の動作終了後のレジスタＴＡ
、ＷＡの記憶状態を示す。

ところでリフレッシュＲＡＭ５の次の１２４番地内のデ
ータは、第３図に示すように「ＦＯ」であり、特に１桁
目にデータ「０」が含まれる。

このような場合には、前記ステップＳ４においてこの状
態が検出されるから、ステップＳ４から直ちにステップ
Ｓ２に復帰し、この結果、レジスタＷＡにデータ「０」
が記憶されることがなく、シたがって乱数の初期値にデ
ータ「０」の含まれることが禁止される。

第４図Ｃはこのような場合のレジスタＷＡの記憶状態を
示している。

以下上述と同様な動作が、アドレスカウンタ４の内容を
歩進しながら続行され、第４図ｅに示すように、レジス
タＷＡに１２桁分のデータが記憶されると、この状態が
ステップＳ６で検出されるから、上述した一連の初期値
設定動作が完了する。

このようにして１２桁からなる乱数の初期値が得られ、
またこの初期値を使ってこれ以後の乱数を得るための演
算動作が可能となる。

またこの実施例の場合、ＣＲＴ表示装置の表示用データ
記憶用として利用されるリフレッシュＲＡＭおよびこの
リフレッシュＲＡＭをアドレスするアドレスカウンタの
電源投入時におけるランダムな内容を利用して、上述し
た乱数の初期値設定動作を行うようにしたが、この設定
動作に必要な演算時間は極めて短時間であり、勿論、Ｃ
ＲＴ表示装置が電源投入後電気的に安定するまでに通常
要する時間（約１０秒内）より短時間であるから、ＣＲ
Ｔ表示装置の表示動作を防げたりすることはない。

なお、前記実施例ではステップＳ４でレジスタＴＡの値
が「Ｏ」か否かを検出し、更にステップＳ５でレジスタ
ＴＡの１桁を選択して初期値を設定するようにしたが、
これに限定されることはなく、初期値が「０」とならな
いようにすればよく、任意の方法が考えられる。

また前記実施例ではこの発明を電子計算機に適用したが
、乱数発生機能を有し、リフレッシュＲＡＭを有する他
の電子機器に対しでもこの発明を適用できることは勿論
であり、要はこの発明の要旨を逸脱しない範囲であれば
よく、種々の応用変形が可能である。

以上詳述したように、この発明によれば、電子機器のデ
ータ記憶用として利用されるリフレッシュＲＡＭ、およ
びこのリフレッシュＲＡＭをアドレスするアドレスカウ
ンタの内容がともに、電子機器の電源投入時の初期値設
定以前においてランダムな値になることを利用して乱数
の初期値を得るようにしたことにより、電源投入時に直
ちに所望する乱数の初期値が得られ、しかもそのために
特別な回路を設けたりすることもないからハードウェア
上の構成が簡単である。

更にランダムな内容に従ってランダムな内容を呼び出す
ことにより、極めてランダムな値を得ることができ、従
って精度の高い乱数の初期値が容易に得られる利点があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体の回路構成図、第２
図は同側の動作を説明するためのフローチャート、第３
図は電源投入時のアドレスカウンタ、リフレッシュＲＡ
Ｍの状態図、第４図は第２図フローチャートに従ったア
ドレスカウンタ、リフレッシュＲＡＭ、レジスフＴＡ、
ＷＡの記憶状態図である。

Claims (1)

【特許請求の範囲】
1. １ 電子機器の電源投入時にこの電子機器のデータ記憶
   用として使用されるリフレッシュＲＡＭを初期設定され
   る以前のアドレスカウンタによりアドレス指定して前記
   リフレッシュＲＡＭからランダムなデータを順次読出し
   て所定桁数の数値データを得、この数値データを乱数計
   算用の初期値として利用できるようにしたことを特徴と
   する乱数の初期値設定方式。