JPS586126A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS586126A JPS586126A JP56104007A JP10400781A JPS586126A JP S586126 A JPS586126 A JP S586126A JP 56104007 A JP56104007 A JP 56104007A JP 10400781 A JP10400781 A JP 10400781A JP S586126 A JPS586126 A JP S586126A
- Authority
- JP
- Japan
- Prior art keywords
- base
- semiconductor device
- silicon
- direct
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、夏に詳しくは拡
散車内の半導体を直！ＩＭ化６せることにより、電極、
廖を自己整合８せる半導体装置の製造方法に関するもの
である。
散車内の半導体を直！ＩＭ化６せることにより、電極、
廖を自己整合８せる半導体装置の製造方法に関するもの
である。
ａＰ４体鵠置装製造において、素子ｌｌＮ５ｌＩＩの小
形化ら、製造−留りを下げない範■で加能な限りの微細
化が閣られている。半導体装置の製造において、製作を
賽易とするため自己整合（セヤファライン）プロセスも
側進歩留りに関係し、質って、自己葺合プロセスの導入
も８かんに行なわれている。
形化ら、製造−留りを下げない範■で加能な限りの微細
化が閣られている。半導体装置の製造において、製作を
賽易とするため自己整合（セヤファライン）プロセスも
側進歩留りに関係し、質って、自己葺合プロセスの導入
も８かんに行なわれている。
バイポーラトランジスタの製造プロセスにういてみると
、ベース拡散量に対し、ベースと工を一夕の各電極ｔｌ
ｌを自己整合的に開孔ＴるＣとは素子面積を減少させ得
る点でメゾットが大きい。この目的のため、従来から第
１閣およびｌ１１ｍ１Ｋ示した方法が提＊ｇれていた０ ｊ１１＃Ａの例は、ペース１の拡散に用いた酸化物７ス
ク２が、ペース拡散時に生成する酸化膜に比較して厚い
ことを利用して、実際のエミッタ、ペース−ａｍより長
さが大なるレジストマスクｓｔ用いたとしても、はぼ烏
−スｌの長専Ｃζわたりてエミッタ、ベースＩＩＬ糎麿
を形成できるというものであり、また、纂！Ｉｔの例は
、ベース１の１８１画に酸化膜を生成させずに、金ｌｌ
＃ｃシリコン窒化馬４最酸化属マスクＳを設けて、同様
の廟あけを自己葺合的に行なうものである。
、ベース拡散量に対し、ベースと工を一夕の各電極ｔｌ
ｌを自己整合的に開孔ＴるＣとは素子面積を減少させ得
る点でメゾットが大きい。この目的のため、従来から第
１閣およびｌ１１ｍ１Ｋ示した方法が提＊ｇれていた０ ｊ１１＃Ａの例は、ペース１の拡散に用いた酸化物７ス
ク２が、ペース拡散時に生成する酸化膜に比較して厚い
ことを利用して、実際のエミッタ、ペース−ａｍより長
さが大なるレジストマスクｓｔ用いたとしても、はぼ烏
−スｌの長専Ｃζわたりてエミッタ、ベースＩＩＬ糎麿
を形成できるというものであり、また、纂！Ｉｔの例は
、ベース１の１８１画に酸化膜を生成させずに、金ｌｌ
＃ｃシリコン窒化馬４最酸化属マスクＳを設けて、同様
の廟あけを自己葺合的に行なうものである。
前者の方法は、酸化物マスク２の膜厚差を別層Ｔるもの
で、オーバー・エツチングがあるときはコレクタ・エミ
ッタ間蓋纏を招き、また後者の方法では、ベース表閏に
直接気相成長によりシリコン窒化層４ｊＬ−付着させる
ものであるから、ベース＊Ｎの汚染Ｊ＆：招会やｆ＜、
界面準位が大となる欠点がある。
で、オーバー・エツチングがあるときはコレクタ・エミ
ッタ間蓋纏を招き、また後者の方法では、ベース表閏に
直接気相成長によりシリコン窒化層４ｊＬ−付着させる
ものであるから、ベース＊Ｎの汚染Ｊ＆：招会やｆ＜、
界面準位が大となる欠点がある。
本発−は上記の問題点を解決Ｔべくなされたものて、本
発明では、選択拡散する領域嵌置の半導体を選択的に直
接窒化した後、腋直接窒化編ｆ−過択除＊Ｔることによ
り幽該拡歓領域に対する域極廖管拡散領域と自己整合し
て設けることＪＥ−特徴とする。
発明では、選択拡散する領域嵌置の半導体を選択的に直
接窒化した後、腋直接窒化編ｆ−過択除＊Ｔることによ
り幽該拡歓領域に対する域極廖管拡散領域と自己整合し
て設けることＪＥ−特徴とする。
以下本発＠をＷＪ画に示した実施例により評述するＯ
（υ 薦３１ｇ参照
Ｎｇシリコン基板・の表面に、ベース拡散窓７を有Ｔる
シリコン酸化膜マスク２を形成Ｔる。
シリコン酸化膜マスク２を形成Ｔる。
直談窒化鉄を適用し、ベース拡散１１１内に露出してい
るシリコンのみ直鐘窒化専せ、シリコン窒化膜８ｆ形成
する。直ｍ愈化にあたっては、シリコン基板を９００〜
１１６０Ｃに加熱して参会、アンモニア、Ｉ：ドラジン
等と屓応させるかプラズマを併用して基Ｉ［ｌ１ＩＲ管
下げ且つ電化適度を高めてもよい。プラズマ窒化ではガ
スは窺素も適用できる。この直＊＊化て、１００〜２０
０人の緻書なシリコン窒化属畠が生成する。
るシリコンのみ直鐘窒化専せ、シリコン窒化膜８ｆ形成
する。直ｍ愈化にあたっては、シリコン基板を９００〜
１１６０Ｃに加熱して参会、アンモニア、Ｉ：ドラジン
等と屓応させるかプラズマを併用して基Ｉ［ｌ１ＩＲ管
下げ且つ電化適度を高めてもよい。プラズマ窒化ではガ
スは窺素も適用できる。この直＊＊化て、１００〜２０
０人の緻書なシリコン窒化属畠が生成する。
情 第４゛閣参黒
イオン注入を適用し、シリコン窒化層８を通して、ベー
ス不純物となる硼素をイオン注入し、アニールモ施して
ベース１を拳威する。
ス不純物となる硼素をイオン注入し、アニールモ施して
ベース１を拳威する。
（壽 第Ｓ關参鳳
気相虞Ａ法を適用し、食面に１０００〜１０００ム１１
度のシリコン窒化層９を付着専せる。
度のシリコン窒化層９を付着専せる。
（４第６ｍ参照
食面にレジスト又はシリコン酸化膜１Ｇを付着させ、ベ
ース、エミッタの電極窓１０，１１８設ける。この電極
窓のｉ＆さ方向における位置会せが容重となる点は従来
と同様で、表面パターンてみた図ｔｍを落γ因に示Ｔ、
１１がベース電極廖、宜鵞が工ｉ−ｙり電ａ廖である。
ース、エミッタの電極窓１０，１１８設ける。この電極
窓のｉ＆さ方向における位置会せが容重となる点は従来
と同様で、表面パターンてみた図ｔｍを落γ因に示Ｔ、
１１がベース電極廖、宜鵞が工ｉ−ｙり電ａ廖である。
（醗 第＄図参照
シリコン窒化層を選択除去すれば、酸化膜２畳はとんど
侵すことな（、各電極重下のベース貴１ＩＩＩ１分のみ
露出春着ることができる。
侵すことな（、各電極重下のベース貴１ＩＩＩ１分のみ
露出春着ることができる。
エミッタの形成にあたっては、ベース電極窓−畿非駿化
＊ｔｌｌｉｉ気中てアニールＴれば、いわゆるウォーを
ド・エミッタ構造を実現てきる。
＊ｔｌｌｉｉ気中てアニールＴれば、いわゆるウォーを
ド・エミッタ構造を実現てきる。
上達の実施例においては、直倣輩化属８の形成後、ベー
ス形威工１１ｊｋ入れ、この甑、気相成長シリコン窒化
膜９を形成したが、シリコン窒化ａＳは、鳳＊ｓｉ化工
根後に直ちに形成してもよ（、その鳩舎は、ベースイオ
ン注入における注入エネルギー管脚１１ｔＴればよい。
ス形威工１１ｊｋ入れ、この甑、気相成長シリコン窒化
膜９を形成したが、シリコン窒化ａＳは、鳳＊ｓｉ化工
根後に直ちに形成してもよ（、その鳩舎は、ベースイオ
ン注入における注入エネルギー管脚１１ｔＴればよい。
勿論、直働窒化馬８の形成前にペース形属工Ｓを員了し
てお（ことも可能である。
てお（ことも可能である。
いずれにしても、ベース表面は直接窒化膜８によって覆
われているから、気相成長におけるが如き表面汚染の恐
れがなく、シリコンとシリコン窒イヒ膜の界面は極めて
清浄なものとすることができる。
われているから、気相成長におけるが如き表面汚染の恐
れがなく、シリコンとシリコン窒イヒ膜の界面は極めて
清浄なものとすることができる。
ン窒化膜と併用すれば、素子の耐圧を十分なものとする
ことができるし、電極窓の自己整合を可能となし得るの
で、小形化即ち、ノクイボーラ集積回路の集積度向上に
有効となる０ ４ ｉｍｇ＊１ｏｌｌＩ単な説明 ｊＩＩ１１！ｇおよび第Ｓ図は従来の半導体装置の製造
過程を示す断面図、第Ｓ図乃至第６図および第８図は本
発明の実施例になるトランジスタの製造過程を示す断面
図、第７図は編６図の工程での開国パターン【ボすよｍ
ｍで６４）・ ＋ｓ ’Ｆ ｓ ｌｄ ヘ−”、２はシリコンｍ ｌ＆
５１１ｇマスク６はシリコン２１１Ｉ値、７はペース懺
畝悪１８は直−ｆｌ、で杉属し７ｔＶリコン電１−１９
は気相成長シリコン電化−，１０はレジスト、またはク
リ＝ン一化膜、１１はベース電ｍ層、１ｍは工建ツ！電
礁窓である。
ことができるし、電極窓の自己整合を可能となし得るの
で、小形化即ち、ノクイボーラ集積回路の集積度向上に
有効となる０ ４ ｉｍｇ＊１ｏｌｌＩ単な説明 ｊＩＩ１１！ｇおよび第Ｓ図は従来の半導体装置の製造
過程を示す断面図、第Ｓ図乃至第６図および第８図は本
発明の実施例になるトランジスタの製造過程を示す断面
図、第７図は編６図の工程での開国パターン【ボすよｍ
ｍで６４）・ ＋ｓ ’Ｆ ｓ ｌｄ ヘ−”、２はシリコンｍ ｌ＆
５１１ｇマスク６はシリコン２１１Ｉ値、７はペース懺
畝悪１８は直−ｆｌ、で杉属し７ｔＶリコン電１−１９
は気相成長シリコン電化−，１０はレジスト、またはク
リ＝ン一化膜、１１はベース電ｍ層、１ｍは工建ツ！電
礁窓である。
Claims (1)
- （１） 選択拡散する領域表側の半導体を選択的に直
績膳化した後、該直績窒化属を選択除去することにより
、＃ＩＩｉ鋏拡散領域に対する電＠ｌｌｆ拡散領域と自
己整合して設けることを特徴とする半導体装置の製造方
法。 （場 前記直接窒化膜上に気相成長シリコン窒化膜管積
層Ｔる１徊が付加されることを籍黴とＴる畳許請求の範
囲＠ｌａ記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56104007A JPS586126A (ja) | 1981-07-03 | 1981-07-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56104007A JPS586126A (ja) | 1981-07-03 | 1981-07-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586126A true JPS586126A (ja) | 1983-01-13 |
| JPH0330293B2 JPH0330293B2 (ja) | 1991-04-26 |
Family
ID=14369202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56104007A Granted JPS586126A (ja) | 1981-07-03 | 1981-07-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586126A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58180409U (ja) * | 1982-05-28 | 1983-12-02 | ソニ−マグネスケ−ル株式会社 | 測尺装置 |
| JPS6127648U (ja) * | 1984-07-24 | 1986-02-19 | 株式会社 大隈鐵工所 | 伸縮形計測装置 |
| JPH01148257U (ja) * | 1988-03-28 | 1989-10-13 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5219968A (en) * | 1975-08-06 | 1977-02-15 | Nec Corp | Semiconductor ic manufacturig process |
| JPS5621320A (en) * | 1979-07-28 | 1981-02-27 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1981
- 1981-07-03 JP JP56104007A patent/JPS586126A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5219968A (en) * | 1975-08-06 | 1977-02-15 | Nec Corp | Semiconductor ic manufacturig process |
| JPS5621320A (en) * | 1979-07-28 | 1981-02-27 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58180409U (ja) * | 1982-05-28 | 1983-12-02 | ソニ−マグネスケ−ル株式会社 | 測尺装置 |
| JPS6127648U (ja) * | 1984-07-24 | 1986-02-19 | 株式会社 大隈鐵工所 | 伸縮形計測装置 |
| JPH01148257U (ja) * | 1988-03-28 | 1989-10-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0330293B2 (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6225452A (ja) | Ｃｍｏｓトランジスタの製造法 | |
| JPH0481866B2 (ja) | ||
| JPH065852A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JPS5984436A (ja) | 半導体装置の製造方法 | |
| JPS60224272A (ja) | 絶縁基板ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPH01500390A (ja) | トランジスタの改良 | |
| JPH03156956A (ja) | 半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| JPS61100975A (ja) | 接合形電界効果トランジスタ | |
| JPS6059749B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5919373A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6261371A (ja) | 電界効果トランジスタとその製造方法 | |
| JPH0590594A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS60263454A (ja) | 半導体装置の製造方法 | |
| JPS6273767A (ja) | 半導体装置 | |
| JPS60245268A (ja) | 半導体装置の製造方法 | |
| JPS6058677A (ja) | 半導体装置の製造方法 | |
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JPS5834975A (ja) | 絶縁ゲ−ト型電界効果半導体装置 | |
| JPH03278568A (ja) | 半導体装置の製造方法 | |
| JPS60175441A (ja) | 半導体装置の製造方法 | |
| JPS6354769A (ja) | 半導体装置の製造方法 | |
| JPH0474472A (ja) | 半導体製造方法 |