JPS5871661A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS5871661A JPS5871661A JP56169812A JP16981281A JPS5871661A JP S5871661 A JPS5871661 A JP S5871661A JP 56169812 A JP56169812 A JP 56169812A JP 16981281 A JP16981281 A JP 16981281A JP S5871661 A JPS5871661 A JP S5871661A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- semiconductor
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、薄膜トランジスタ（ＴＦＴ）のスイッチング
特性を左右するゲート絶縁膜の低温形成及びＬＯＣＯ８
分離或いは、キャパンターを形成する工程に関する、１ 絶縁ゲート薄膜トランジスタの構造は、基板−半導体４
膜−絶縁層一導電層である。４膜トランジスタの特徴で
ある大面積化及び、安価である性質を利用するためには
、基板として、ガラス及びセラミックスを、史用する事
が考えられ、その場合には、高温での処理が難しくなる
。
特性を左右するゲート絶縁膜の低温形成及びＬＯＣＯ８
分離或いは、キャパンターを形成する工程に関する、１ 絶縁ゲート薄膜トランジスタの構造は、基板−半導体４
膜−絶縁層一導電層である。４膜トランジスタの特徴で
ある大面積化及び、安価である性質を利用するためには
、基板として、ガラス及びセラミックスを、史用する事
が考えられ、その場合には、高温での処理が難しくなる
。
曳在、半導体技術において使用されているゲート絶縁膜
には、ＳｉＯ□及び、７Ｌ’２０３があるが、現在の所
、熱酸化法を主に利用している。だが、基板により温変
の制約を受ける場合、一般に利用されている熱酸化は難
しい。他の絶縁膜形成法としては、ＰＶＤ及びＣＶＤ法
があるが、熱酸化膜に比べて、幌の均一性、絶縁性、膜
中の欠陥、不純物密度、界面準位密度等の点で劣ってい
る。また、高性能、低消亀型薄膜トランジスタを製造す
るためには、絶縁層を薄くするか、誘電率の火点な膜（
ｉｌ−使用し、絶縁性の向上が必要になり、半導体膜−
電極間及び、電極−電極間のリークが問題となる。そこ
で、本発明は上記問題点の解決法として、金・４嗅の酸
化嗅が考えられる。本発明では、酸化膜の均一性、絶縁
性、膜中の欠陥、不純物密伎、界面密度等において、現
在使用されている熱酸化喚に匹敵する膜を金属の陽極酸
化を利用して形成する事を特徴とし、同時に、一般に問
題とされている半導体膜の横方向リークを防ぐために半
導体膜を金属の陽極酸化膜（Ｃよｉ：ｌ、ＬＯＣＯ８分
離し、高性能スイッチング薄膜トランジスタを製造する
ことを目的とする。
には、ＳｉＯ□及び、７Ｌ’２０３があるが、現在の所
、熱酸化法を主に利用している。だが、基板により温変
の制約を受ける場合、一般に利用されている熱酸化は難
しい。他の絶縁膜形成法としては、ＰＶＤ及びＣＶＤ法
があるが、熱酸化膜に比べて、幌の均一性、絶縁性、膜
中の欠陥、不純物密度、界面準位密度等の点で劣ってい
る。また、高性能、低消亀型薄膜トランジスタを製造す
るためには、絶縁層を薄くするか、誘電率の火点な膜（
ｉｌ−使用し、絶縁性の向上が必要になり、半導体膜−
電極間及び、電極−電極間のリークが問題となる。そこ
で、本発明は上記問題点の解決法として、金・４嗅の酸
化嗅が考えられる。本発明では、酸化膜の均一性、絶縁
性、膜中の欠陥、不純物密伎、界面密度等において、現
在使用されている熱酸化喚に匹敵する膜を金属の陽極酸
化を利用して形成する事を特徴とし、同時に、一般に問
題とされている半導体膜の横方向リークを防ぐために半
導体膜を金属の陽極酸化膜（Ｃよｉ：ｌ、ＬＯＣＯ８分
離し、高性能スイッチング薄膜トランジスタを製造する
ことを目的とする。
即ち、絶縁性基板上に半導体膜を形成する方法としては
、低温において、プラズマ及び低圧ＣＶＤ或いは、Ｐｖ
Ｄ等が考えられるが、形成された嗅はンート抵抗が犬す
＜、半導体膜の実体酸化は難しいので、半導体膜及び基
板上へ金属膜を形成し、金属膜上へ絶縁性膜をパターニ
ングし、該絶縁性膜を陽極酸化、用のマスクとし、マス
クされた金属部分を陽極酸′化用電極として金属膜を陽
極酸化し、半導体膜上に形成さ扛た陽極酸化膜をゲート
絶縁−として利用するとともに、陽極酸化によりパター
ニングされた金属膜の部分をソース及びドレイン電極と
して利用し、かつ、該電極を設ける事により、陽極酸化
の過程で発生する酸化膜中の孤立べ金属部分が存在する
場合、膜質の劣化が起こるため、電圧をかかり易くシ、
陽極酸化膜中への金ｍ部分の存在を無くシ、均一かつ、
良質な酸化膜形成を可能にし、さらに、基板上に形成さ
れた絶縁性膜）ｌこより、該電極部分の分離、及び、半
導体膜のＬＯＧＯ８分離により、薄膜トランジスタのス
イッチング特性或いは、高集積化或いは、消電に対して
悪影響を及ぼす横方向リークを防止する憫造として薄膜
トランジスタの製造するものである。
、低温において、プラズマ及び低圧ＣＶＤ或いは、Ｐｖ
Ｄ等が考えられるが、形成された嗅はンート抵抗が犬す
＜、半導体膜の実体酸化は難しいので、半導体膜及び基
板上へ金属膜を形成し、金属膜上へ絶縁性膜をパターニ
ングし、該絶縁性膜を陽極酸化、用のマスクとし、マス
クされた金属部分を陽極酸′化用電極として金属膜を陽
極酸化し、半導体膜上に形成さ扛た陽極酸化膜をゲート
絶縁−として利用するとともに、陽極酸化によりパター
ニングされた金属膜の部分をソース及びドレイン電極と
して利用し、かつ、該電極を設ける事により、陽極酸化
の過程で発生する酸化膜中の孤立べ金属部分が存在する
場合、膜質の劣化が起こるため、電圧をかかり易くシ、
陽極酸化膜中への金ｍ部分の存在を無くシ、均一かつ、
良質な酸化膜形成を可能にし、さらに、基板上に形成さ
れた絶縁性膜）ｌこより、該電極部分の分離、及び、半
導体膜のＬＯＧＯ８分離により、薄膜トランジスタのス
イッチング特性或いは、高集積化或いは、消電に対して
悪影響を及ぼす横方向リークを防止する憫造として薄膜
トランジスタの製造するものである。
壕だ、該基板上に形成された陽極酸化膜をキャパシター
として利用する事により、工程的に簡略化されるととも
に、配線において陽極酸化以前の金媚上ヘパターニング
する事により、配線の面積、及び工程の短縮を可能とす
る薄膜トランジスタの製造法も含んでいる。さらに、キ
ャパシターの基板面上の電極としては、半導体膜にドー
ピングした場合、ドーピング処理による低抵抗半導体膜
を利用することもで弯る。また、ソース或いは、ドレイ
ンの片方から、キャパシターへの電極配線は、ゲート配
線と同時に行える。
として利用する事により、工程的に簡略化されるととも
に、配線において陽極酸化以前の金媚上ヘパターニング
する事により、配線の面積、及び工程の短縮を可能とす
る薄膜トランジスタの製造法も含んでいる。さらに、キ
ャパシターの基板面上の電極としては、半導体膜にドー
ピングした場合、ドーピング処理による低抵抗半導体膜
を利用することもで弯る。また、ソース或いは、ドレイ
ンの片方から、キャパシターへの電極配線は、ゲート配
線と同時に行える。
この様にこの発明の特徴は、基板上に半導体膜を形成し
、半導体膜をパターン化した上に金属嗅紫コーティング
し、金属膜上へ絶縁性膜をパターニングし、絶縁性膜を
マスクとし衣金属暎の部分を陽極酸化用電極として陽極
酸化し、半導体膜上の金属酸化膜をゲート絶縁層とし、
基板上の酸化膜により、半導体層をＬＯＣＯ８分離する
工程を有し、または、基板上の酸化物層をキャパシター
として利用する薄膜トランジスタ製造法に係る。
、半導体膜をパターン化した上に金属嗅紫コーティング
し、金属膜上へ絶縁性膜をパターニングし、絶縁性膜を
マスクとし衣金属暎の部分を陽極酸化用電極として陽極
酸化し、半導体膜上の金属酸化膜をゲート絶縁層とし、
基板上の酸化膜により、半導体層をＬＯＣＯ８分離する
工程を有し、または、基板上の酸化物層をキャパシター
として利用する薄膜トランジスタ製造法に係る。
以下本発明の実施例を図を用いて説明する。第１図Ａ−
Ｇは、本発明の工程を示す実施例であるＡ図に於いて、
１１はガラス、セラミックス、半導体等から成る基板で
あり、１２はパターニングされたＳｃ、 Ｔｅ５ＧａＡ
ｓ等の半導体膜である。 半導体膜の形成法としては１
．ＣＶＤ 、ＰＶＤ 、プラズマＣＶＤ等で、パターン
化としては、半導体技術に一般に利用されているホトリ
ソグラフィで行う工程である。。Ｂ図に於いては、１３
は陽極嘴化しようとするＴａ 、 Ａｔ等の材料から成
る金属膜であり、金属膜の形成法としては、ＰｖＤ、プ
ラズマ蒸着、スパッタ蒸着、ＭＯＣｖＤ等で行う工程で
ある（実際に、基板及び半導体膜上べ、金属膜を形成し
た図がＢである）。６図に於いては１４は、パターニン
グされた絶縁性膜で、この絶縁性膜で金＠をコーティン
グすることにより、陽極酸化の場合の陽極酸化防止マス
クとしての役割りをするとともに、金属膜の陽極酸化が
進むに従って、金属酸化膜中に存在する孤立した不完全
な酸化状西、或いは、金属状の状態で存在する部分への
電圧のかかり方を均一にし、均一かつ、完全な酸化膜形
成をする電極として利用する、或いは、薄膜トランジス
タ製造時のソース及び、ドレイン電極として利用するた
めのパターニングした電極（金属部分）を形成するため
に利用する電極形成用のマスクで行う工程である。Ｄ図
では、６図に於いて形成した基板を実際に陽極酸化する
場合の図で、１５は陽極酸化により形成された金属酸化
物、１６は金属の陽極酸化に利用するエチレングリコ−
ル、蟻酸、弗化アンモニウム、テトラフリルアルコール
等の電解液、１７はレジスト、ＰＩＱｌＰＩＸ等の絶縁
性膜である。この絶縁性膜１７は、陽極酸化を安定に行
ったり、或いは、陽極酸化用リード線１９をコーティン
グしたりするだめの絶縁性膜で行う工程で、Ｃメの絶縁
性膜１４の形成と同時に形成することが可能である。１
８は陽極酸化用電源であり、２０は金属膜の陽極酸化に
おいて電圧をかけるだめのｐｔ等材の対向電極である。
Ｇは、本発明の工程を示す実施例であるＡ図に於いて、
１１はガラス、セラミックス、半導体等から成る基板で
あり、１２はパターニングされたＳｃ、 Ｔｅ５ＧａＡ
ｓ等の半導体膜である。 半導体膜の形成法としては１
．ＣＶＤ 、ＰＶＤ 、プラズマＣＶＤ等で、パターン
化としては、半導体技術に一般に利用されているホトリ
ソグラフィで行う工程である。。Ｂ図に於いては、１３
は陽極嘴化しようとするＴａ 、 Ａｔ等の材料から成
る金属膜であり、金属膜の形成法としては、ＰｖＤ、プ
ラズマ蒸着、スパッタ蒸着、ＭＯＣｖＤ等で行う工程で
ある（実際に、基板及び半導体膜上べ、金属膜を形成し
た図がＢである）。６図に於いては１４は、パターニン
グされた絶縁性膜で、この絶縁性膜で金＠をコーティン
グすることにより、陽極酸化の場合の陽極酸化防止マス
クとしての役割りをするとともに、金属膜の陽極酸化が
進むに従って、金属酸化膜中に存在する孤立した不完全
な酸化状西、或いは、金属状の状態で存在する部分への
電圧のかかり方を均一にし、均一かつ、完全な酸化膜形
成をする電極として利用する、或いは、薄膜トランジス
タ製造時のソース及び、ドレイン電極として利用するた
めのパターニングした電極（金属部分）を形成するため
に利用する電極形成用のマスクで行う工程である。Ｄ図
では、６図に於いて形成した基板を実際に陽極酸化する
場合の図で、１５は陽極酸化により形成された金属酸化
物、１６は金属の陽極酸化に利用するエチレングリコ−
ル、蟻酸、弗化アンモニウム、テトラフリルアルコール
等の電解液、１７はレジスト、ＰＩＱｌＰＩＸ等の絶縁
性膜である。この絶縁性膜１７は、陽極酸化を安定に行
ったり、或いは、陽極酸化用リード線１９をコーティン
グしたりするだめの絶縁性膜で行う工程で、Ｃメの絶縁
性膜１４の形成と同時に形成することが可能である。１
８は陽極酸化用電源であり、２０は金属膜の陽極酸化に
おいて電圧をかけるだめのｐｔ等材の対向電極である。
Ｅ図は、陽極酸化により形成された金属酸化膜１５、半
導体膜１２、陽極酸化の際の電圧印加用及びソース−ド
レイン電極として利用される金一部分２３及び、ソース
−ドレイン電極間に形成された金属酸化膜上に形成した
ゲート電極２１により構成された薄膜トランジスタを形
成する工程である。この薄膜トランジスタの構造は、半
導体１２が絶縁膜１５によりＬＯＣＯ８分離されており
、半導体間のリークが防止で缶、かつ、ソース−ドレイ
ン電極として利用される金属部分２３も、絶縁膜１５に
より分離されており、電極間゛リークも防止で舌る構造
である。又、工程数も少く、改善がされている。また、
Ｆ図の工程で示すような金属の陽極酸化物を利用したキ
ャパシタ一部分２２を形成する。更にＧ図の如く容［２
６を構成する。即ちＧ図の１１は基板、１３はパターニ
ングされた、陽極酸化されていない金属部分で、ソース
−ドレイン電極として利用される。１５は金属酸化膜上
−ニング薄膜トランジスタの半導体膜のＭＯ８％性の向
上を目的とし、ドーピングした半導体膜であり、キャパ
シター２６の下電極として利用されている。２４はゲー
ト電極２１の形成の際にパターニングされたキャパシタ
ーの上電極であり、ソース或いは、ドレインの片側の電
極とコンタクトされて形成する工程で、つまりこの工程
により、薄膜半導体のプロセスが簡略化で炙ると同時に
、性能の向上にも有効であり、薄膜トランジスタの特徴
を利用するのに適している。つまり、安価な基板である
ガラス等を利用した低温プロセスに対して有効であり、
かつ、高抵抗半導体膜でも、金属の陽極酸化のため、問
題がなく、かつ、ソース−ドレイン電極の形成及び、ゲ
ート絶縁膜形成、ＬＯＣＯ８分離が簡単に実施でへ、さ
らに容量部分の同時形成も可能なため、薄膜トランジス
タの利点である低コスト化に有効であり、性能を向上さ
せ、特に、液晶等を用いた表示パネル基板上への薄膜ト
ランジスタ作成に有効な技術で、腕時計等の小型携帯機
器への表示装置として特に適している。
導体膜１２、陽極酸化の際の電圧印加用及びソース−ド
レイン電極として利用される金一部分２３及び、ソース
−ドレイン電極間に形成された金属酸化膜上に形成した
ゲート電極２１により構成された薄膜トランジスタを形
成する工程である。この薄膜トランジスタの構造は、半
導体１２が絶縁膜１５によりＬＯＣＯ８分離されており
、半導体間のリークが防止で缶、かつ、ソース−ドレイ
ン電極として利用される金属部分２３も、絶縁膜１５に
より分離されており、電極間゛リークも防止で舌る構造
である。又、工程数も少く、改善がされている。また、
Ｆ図の工程で示すような金属の陽極酸化物を利用したキ
ャパシタ一部分２２を形成する。更にＧ図の如く容［２
６を構成する。即ちＧ図の１１は基板、１３はパターニ
ングされた、陽極酸化されていない金属部分で、ソース
−ドレイン電極として利用される。１５は金属酸化膜上
−ニング薄膜トランジスタの半導体膜のＭＯ８％性の向
上を目的とし、ドーピングした半導体膜であり、キャパ
シター２６の下電極として利用されている。２４はゲー
ト電極２１の形成の際にパターニングされたキャパシタ
ーの上電極であり、ソース或いは、ドレインの片側の電
極とコンタクトされて形成する工程で、つまりこの工程
により、薄膜半導体のプロセスが簡略化で炙ると同時に
、性能の向上にも有効であり、薄膜トランジスタの特徴
を利用するのに適している。つまり、安価な基板である
ガラス等を利用した低温プロセスに対して有効であり、
かつ、高抵抗半導体膜でも、金属の陽極酸化のため、問
題がなく、かつ、ソース−ドレイン電極の形成及び、ゲ
ート絶縁膜形成、ＬＯＣＯ８分離が簡単に実施でへ、さ
らに容量部分の同時形成も可能なため、薄膜トランジス
タの利点である低コスト化に有効であり、性能を向上さ
せ、特に、液晶等を用いた表示パネル基板上への薄膜ト
ランジスタ作成に有効な技術で、腕時計等の小型携帯機
器への表示装置として特に適している。
なお、この実施例の場合、液体中での陽極酸化の例を示
したが、気相中での陽極酸化・も含む。
したが、気相中での陽極酸化・も含む。
第１図（４）〜（Ｇ）は、パターニングした半導体膜上
へ金属膜を形成し、陽極酸化を行ない、酸化嗅を形成し
、ゲート絶縁膜、容量部分、ＬＯＣＯ８分離及びソース
ードレイン電極を有する薄膜トランジスタの製造工程を
示す各工程図である。 １１：基板、１２：半導体膜、 １３：金属膜、 １４：絶縁性膜 １５：金属酸化模、 １６：電解液 １７：絶縁膜、 １８：電源 １９：リード線、 ２ｏ：対向電極 ２１：ゲート電極、２２：キャパシタ一部分２３：金属 ２５ニド−ピングした半導体膜 ２６：キャパシター。 第１図 昭和 年 月 日 特許庁長官島田春樹殿 １、事件の表示 昭和５６年特許願第７１！５９８１２号２、発明の名称 賜島４酸づ罎縁膜表有ｆ６簿模トランジスタ穆ム隻う友
３、補正をする者 事件との関係 特許出願人 電話（東京）３４２−１２３１ ４、補正命令の日付 自 発 ゛６．補正の対象 明細書の「％許請求の範囲」、「発明の詳細な説明」及
び「図面の簡単な説明」の欄 ７、補正の内容 （１）特許請求の範囲を別紙のとおり補正する。 （２）明細書の下記貞、行の［ＬＯＣＯ８Ｊとあるを「
絶縁体」と訂正する。 （イ）第１頁第１９行目 （ロ）第３頁第 ６行目 （ハ）ｇ４頁第 ７行目 に）第５頁第 ９行目 （ホ）第７頁第１７行目 （へ）第９貞第２行目及び第１４行目 特許請求の範囲 基板上に半導体膜を形成する工程と、該基板上に金属膜
をコーティングする工程と、該金属膜上へ絶縁性膜をパ
ターニングする工程と、該絶縁性膜をマスクとした金属
膜の部分を電極として陽極酸化する工程と、前記半導体
膜上の金属の陽極酸化膜をゲートとし、前記パターニン
グ部分の金属膜をソース・ドレイン電極とし、前記基板
上の陽極酸化膜によシ、前記半導体膜を絶縁体分離する
事が同時にできる工程とから成る陽極酸化絶縁膜を有す
る薄膜トランジスタ製造法。
へ金属膜を形成し、陽極酸化を行ない、酸化嗅を形成し
、ゲート絶縁膜、容量部分、ＬＯＣＯ８分離及びソース
ードレイン電極を有する薄膜トランジスタの製造工程を
示す各工程図である。 １１：基板、１２：半導体膜、 １３：金属膜、 １４：絶縁性膜 １５：金属酸化模、 １６：電解液 １７：絶縁膜、 １８：電源 １９：リード線、 ２ｏ：対向電極 ２１：ゲート電極、２２：キャパシタ一部分２３：金属 ２５ニド−ピングした半導体膜 ２６：キャパシター。 第１図 昭和 年 月 日 特許庁長官島田春樹殿 １、事件の表示 昭和５６年特許願第７１！５９８１２号２、発明の名称 賜島４酸づ罎縁膜表有ｆ６簿模トランジスタ穆ム隻う友
３、補正をする者 事件との関係 特許出願人 電話（東京）３４２−１２３１ ４、補正命令の日付 自 発 ゛６．補正の対象 明細書の「％許請求の範囲」、「発明の詳細な説明」及
び「図面の簡単な説明」の欄 ７、補正の内容 （１）特許請求の範囲を別紙のとおり補正する。 （２）明細書の下記貞、行の［ＬＯＣＯ８Ｊとあるを「
絶縁体」と訂正する。 （イ）第１頁第１９行目 （ロ）第３頁第 ６行目 （ハ）ｇ４頁第 ７行目 に）第５頁第 ９行目 （ホ）第７頁第１７行目 （へ）第９貞第２行目及び第１４行目 特許請求の範囲 基板上に半導体膜を形成する工程と、該基板上に金属膜
をコーティングする工程と、該金属膜上へ絶縁性膜をパ
ターニングする工程と、該絶縁性膜をマスクとした金属
膜の部分を電極として陽極酸化する工程と、前記半導体
膜上の金属の陽極酸化膜をゲートとし、前記パターニン
グ部分の金属膜をソース・ドレイン電極とし、前記基板
上の陽極酸化膜によシ、前記半導体膜を絶縁体分離する
事が同時にできる工程とから成る陽極酸化絶縁膜を有す
る薄膜トランジスタ製造法。
Claims (1)
- 基板上に半導体膜を形成する工程と、該基板上に金属［
’にコーティングする工程と、該金＠幌上へ絶縁性膜全
パターニングする工程と、該絶縁性嘆をマスクとした金
属嗅の部分を電極として陽極酸化する工程と、前記半導
体膜上の金属の陽極酸化膜をゲートとし、前記バターニ
ノグ部分の金鴎嘆をソース・ドレイン電極とし、前記基
板上の陽極峡化膜により、前記半導体膜をＬＯＣＯ８Ｏ
＠する事が同時にで嘴る工程とから成る陽極酸化絶縁膜
を有する薄膜トランジスタ製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169812A JPS5871661A (ja) | 1981-10-23 | 1981-10-23 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169812A JPS5871661A (ja) | 1981-10-23 | 1981-10-23 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5871661A true JPS5871661A (ja) | 1983-04-28 |
| JPH0353787B2 JPH0353787B2 (ja) | 1991-08-16 |
Family
ID=15893352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56169812A Granted JPS5871661A (ja) | 1981-10-23 | 1981-10-23 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871661A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59177967A (ja) * | 1983-03-28 | 1984-10-08 | Komatsu Ltd | 薄膜トランジスタ及びその製造方法 |
| JPS62271471A (ja) * | 1986-05-20 | 1987-11-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
| US4754614A (en) * | 1986-02-07 | 1988-07-05 | Mitsubishi Denki Kabushiki Kaisha | Prime-motor-driven room warming/cooling and hot water supplying apparatus |
| EP0506117A3 (en) * | 1991-03-29 | 1995-09-27 | Casio Computer Co Ltd | Thin-film transistor |
-
1981
- 1981-10-23 JP JP56169812A patent/JPS5871661A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59177967A (ja) * | 1983-03-28 | 1984-10-08 | Komatsu Ltd | 薄膜トランジスタ及びその製造方法 |
| US4754614A (en) * | 1986-02-07 | 1988-07-05 | Mitsubishi Denki Kabushiki Kaisha | Prime-motor-driven room warming/cooling and hot water supplying apparatus |
| JPS62271471A (ja) * | 1986-05-20 | 1987-11-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
| EP0506117A3 (en) * | 1991-03-29 | 1995-09-27 | Casio Computer Co Ltd | Thin-film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353787B2 (ja) | 1991-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59208783A (ja) | 薄膜トランジスタ | |
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP7045983B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置 | |
| US3381256A (en) | Resistor and contact means on a base | |
| KR960006110B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS5871661A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6083373A (ja) | 薄膜トランジスタアレイとその製造方法 | |
| JPS6159873A (ja) | 薄膜電界効果トランジスタおよびその製造方法 | |
| JPS6347980A (ja) | 薄膜トランジスタの製造方法 | |
| JPWO1999007027A1 (ja) | 薄膜二端子素子、その製造方法及び液晶表示装置 | |
| JPH03185840A (ja) | 薄膜トランジスタ | |
| JPH03227068A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS63140580A (ja) | 薄膜トランジスタ | |
| JPS628569A (ja) | 薄膜トランジスタの製造方法 | |
| JP3599174B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JPS61147574A (ja) | 薄膜トランジスタ | |
| JPH0318356B2 (ja) | ||
| JP2000133811A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0451529A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5833873A (ja) | 薄膜トランジスタの製造法 | |
| JPH0348670B2 (ja) | ||
| JPS61164267A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06196700A (ja) | 電子装置 | |
| JPS5914673A (ja) | 薄膜トランジスタの製造方法 |