JPS5873191A - 混成集積回路装置の実装構造 - Google Patents
混成集積回路装置の実装構造Info
- Publication number
- JPS5873191A JPS5873191A JP17223581A JP17223581A JPS5873191A JP S5873191 A JPS5873191 A JP S5873191A JP 17223581 A JP17223581 A JP 17223581A JP 17223581 A JP17223581 A JP 17223581A JP S5873191 A JPS5873191 A JP S5873191A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuit device
- mounting structure
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明＃′ｉ、混成集積回路装置を回路基板に取付ける
実装構造Ｋｙｋ４する。
実装構造Ｋｙｋ４する。
従来、混成集積回路装置を回路基板に取付けるには、シ
ングルインライン型パッケージ、デュアルインライン型
パッケージまたはフラット型パッケージであるかを問わ
ず、−個の回路基板、例えばプリント配線基板に実装さ
れていた。この場合、パッケージ本体から一方向のみに
リード端子が引き出されているシングルインライン型パ
ッケージは高い実装密度をもって実装できるが、対をな
して両方向にリード端子が引き出されたデュアルインラ
イン型パッケージまたはフラット型パッケージは、−個
の集権回路装置当夛の所要面積が大きくなり、実装密度
は低くなる。しかし、設計の自由度について見れば１両
方向にリード端子のあるデュアルインライン型またはフ
ラット型の方が有利である。
ングルインライン型パッケージ、デュアルインライン型
パッケージまたはフラット型パッケージであるかを問わ
ず、−個の回路基板、例えばプリント配線基板に実装さ
れていた。この場合、パッケージ本体から一方向のみに
リード端子が引き出されているシングルインライン型パ
ッケージは高い実装密度をもって実装できるが、対をな
して両方向にリード端子が引き出されたデュアルインラ
イン型パッケージまたはフラット型パッケージは、−個
の集権回路装置当夛の所要面積が大きくなり、実装密度
は低くなる。しかし、設計の自由度について見れば１両
方向にリード端子のあるデュアルインライン型またはフ
ラット型の方が有利である。
第１図はシングルインライン型パッケージの混成集積回
路装置を回路基板に実装した状態を示す斜視図である。
路装置を回路基板に実装した状態を示す斜視図である。
図において、パッケージ本体１ｍの一つの側面から一列
に外方に引き出された複数のリード端子１ｂ、ｌｂ、・
・・・・・は回路基＠４の貫通孔に挿入され、はんだ付
けで固着実装されている。このときの所要実装置ｌｉ！
］積はパッケージ本体１ａの側面の面積で済むため、小
さい回路基板に多〈の混成集積回路装置が実装できるの
は明らかである。これに対し、デクアルインライン型パ
ッケージの混成集積回路装置の場合は、シングルインラ
イン型の狭い９０面部面積対し、最小限パッケージ本体
の広い底面の面積を必要とするから、シングルインライ
ン型に比べ一個当シ数倍の実装面積を必要とする。但し
、シングルインライン型の方は設計の自＋１３度は非常
に窮屈にならざるを得ない。
に外方に引き出された複数のリード端子１ｂ、ｌｂ、・
・・・・・は回路基＠４の貫通孔に挿入され、はんだ付
けで固着実装されている。このときの所要実装置ｌｉ！
］積はパッケージ本体１ａの側面の面積で済むため、小
さい回路基板に多〈の混成集積回路装置が実装できるの
は明らかである。これに対し、デクアルインライン型パ
ッケージの混成集積回路装置の場合は、シングルインラ
イン型の狭い９０面部面積対し、最小限パッケージ本体
の広い底面の面積を必要とするから、シングルインライ
ン型に比べ一個当シ数倍の実装面積を必要とする。但し
、シングルインライン型の方は設計の自＋１３度は非常
に窮屈にならざるを得ない。
本発明の目的は、対をなして両方向にリード端子の引き
出された混成集積回路装置を回路基板に実装するに際し
、設計の自由度の利点を生かしながらさらに高密度の莢
装を可能とした実装構造を提供するにある。
出された混成集積回路装置を回路基板に実装するに際し
、設計の自由度の利点を生かしながらさらに高密度の莢
装を可能とした実装構造を提供するにある。
本発明の実装構造は、パッケージ本体から一方の外方向
とこれとけ反対の他方の外方向とへ対をなしてそれぞれ
引き出されたリード端子をもつ混成集積回路装置の、前
記一方の側のリード端子群と他方の側のリード端子群と
がそれぞれ別個の回路基板に取付けられている構造であ
る。
とこれとけ反対の他方の外方向とへ対をなしてそれぞれ
引き出されたリード端子をもつ混成集積回路装置の、前
記一方の側のリード端子群と他方の側のリード端子群と
がそれぞれ別個の回路基板に取付けられている構造であ
る。
つぎに本発明を実施例によシ説明する。
第２図は本発明の一実施例を示す平面図である。
第２図において、パッケージ本体・２ａの相対する一対
の＠１面のうちの一方の側面から複数のリード端子３ａ
、３ａ、・・川・が外方に引き出され、他方の側面から
し数のリード端子３ｂ、３ｂ、・・・・・・がいる。
の＠１面のうちの一方の側面から複数のリード端子３ａ
、３ａ、・・川・が外方に引き出され、他方の側面から
し数のリード端子３ｂ、３ｂ、・・・・・・がいる。
第３１ｄｉｔ多数の混成集積回路装置を２個の回路基板
に取付けた実施例の側面図である。第３図において、第
２し１−に示す混成集積回路装置２の複数個を重ねた形
にして、回路基板４ａと４ｂの間において、−力のリー
ド端子群は回路基板４８Ｋ。
に取付けた実施例の側面図である。第３図において、第
２し１−に示す混成集積回路装置２の複数個を重ねた形
にして、回路基板４ａと４ｂの間において、−力のリー
ド端子群は回路基板４８Ｋ。
他方のリード端子群は回路基板４ｂに取付けている。こ
のような実装構造によれば、−個当シの所要実装面積は
、パッケージ本体の面積の小さい一つの側面だけで済む
から、パッケージ本体の底面を回路基板面と平行に取付
けた従来の実装構造に比べ大幅に実装密度が高められる
。また、取付は面が二つに分かれているので設計の自由
度も第１図に示すシングルインライン型に比べ大幅に改
善されるという効果がある。
のような実装構造によれば、−個当シの所要実装面積は
、パッケージ本体の面積の小さい一つの側面だけで済む
から、パッケージ本体の底面を回路基板面と平行に取付
けた従来の実装構造に比べ大幅に実装密度が高められる
。また、取付は面が二つに分かれているので設計の自由
度も第１図に示すシングルインライン型に比べ大幅に改
善されるという効果がある。
第１図はシングルインライン型パッケージの集積回路装
置を回路基板に実装した状態を示す斜視図、＃２図は１
侮１の混成集積回路装置を２個の回路基板にわたシ取付
けた本発明の実施例を示す平面図、第３図は、第２図の
混成集積回路―置を複数個重ねた形にしたときの本発明
の実施例を示す側面図である。 １・・・・・・シングルインライン型パッケージ集＆回
路装［１，２・・・・・・両方向リード端子の集積回路
装置、２ａ・・・・・・パッケージ本体、３［・・・・
・一方参′のＩＪ−ド端子、３ｂ・・・・・・他方側の
リード端子、４・・・・・・回路基板、４［・・・・・
一方側の回路基板、４ｂ・・・・・・他方側の回路基板
。 η グ し≧１ 七１つ ２ Ｕ≧１ ｕ３にミ１
置を回路基板に実装した状態を示す斜視図、＃２図は１
侮１の混成集積回路装置を２個の回路基板にわたシ取付
けた本発明の実施例を示す平面図、第３図は、第２図の
混成集積回路―置を複数個重ねた形にしたときの本発明
の実施例を示す側面図である。 １・・・・・・シングルインライン型パッケージ集＆回
路装［１，２・・・・・・両方向リード端子の集積回路
装置、２ａ・・・・・・パッケージ本体、３［・・・・
・一方参′のＩＪ−ド端子、３ｂ・・・・・・他方側の
リード端子、４・・・・・・回路基板、４［・・・・・
一方側の回路基板、４ｂ・・・・・・他方側の回路基板
。 η グ し≧１ 七１つ ２ Ｕ≧１ ｕ３にミ１
Claims (1)
- 【特許請求の範囲】 パッケージ本体から一方の外方向とこれとは反対の他方
の外方向とへ対をなしてそれぞれ引き出されたリード端
子群をもつ混成集積回路装置の。 前記一方の側のリード端子群と他方の側のリード端子群
とがそれぞれ別個の回路基板に取付けられていることを
特徴とする混成集積回路装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17223581A JPS5873191A (ja) | 1981-10-28 | 1981-10-28 | 混成集積回路装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17223581A JPS5873191A (ja) | 1981-10-28 | 1981-10-28 | 混成集積回路装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5873191A true JPS5873191A (ja) | 1983-05-02 |
Family
ID=15938111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17223581A Pending JPS5873191A (ja) | 1981-10-28 | 1981-10-28 | 混成集積回路装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873191A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619871U (ja) * | 1984-06-21 | 1986-01-21 | 株式会社東芝 | フラツトパツケ−ジユニツト |
| JPS6219730U (ja) * | 1985-07-22 | 1987-02-05 |
-
1981
- 1981-10-28 JP JP17223581A patent/JPS5873191A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619871U (ja) * | 1984-06-21 | 1986-01-21 | 株式会社東芝 | フラツトパツケ−ジユニツト |
| JPS6219730U (ja) * | 1985-07-22 | 1987-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5873191A (ja) | 混成集積回路装置の実装構造 | |
| JPS6052639U (ja) | 光起電力装置 | |
| JPH0427098Y2 (ja) | ||
| JPH0439668Y2 (ja) | ||
| JPS62136060A (ja) | 半導体装置 | |
| JP2550477B2 (ja) | メモリ装置用部品取付板およびメモリユニット | |
| JPS59180470U (ja) | プリント基板の接続構造 | |
| JPS58122461U (ja) | 実装基板 | |
| JPS6081659U (ja) | 半導体装置 | |
| JPS59180299U (ja) | メモリモジユ−ル | |
| JPS6088564U (ja) | 半導体装置 | |
| JPS58122385U (ja) | 論理回路部品ソケツト | |
| JPS63185690A (ja) | 薄型半導体カ−ド | |
| JPH04199863A (ja) | 半導体装置 | |
| JPS6094864U (ja) | 混成集積回路装置 | |
| JPS59135628U (ja) | ブロツク化した電気回路用チツプ部品 | |
| JPH01184193A (ja) | 薄型半導体カード | |
| JPS62293693A (ja) | 表面実装部品搭載用配線基板 | |
| JPS58195452U (ja) | 高密度実装用デユアルインラインパツケ−ジ | |
| JPH01170087A (ja) | 印刷基板 | |
| JPS5918466U (ja) | プリント回路基板 | |
| JPH02150053A (ja) | 半導体装置 | |
| JPS6081674U (ja) | セラミツク混成集積回路装置 | |
| JPS5868084U (ja) | スタツク形電子ユニツト構造 | |
| JPS58144854U (ja) | 小型電子部品 |