JPS5874085A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5874085A JPS5874085A JP56174039A JP17403981A JPS5874085A JP S5874085 A JPS5874085 A JP S5874085A JP 56174039 A JP56174039 A JP 56174039A JP 17403981 A JP17403981 A JP 17403981A JP S5874085 A JPS5874085 A JP S5874085A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ohmic
- extension
- gate electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係や、特に化合物半導体よりなる
半導体装置の配線構造に関する。
半導体装置の配線構造に関する。
ＧａＡｓのような化合物半導体よりなる半導体装置にお
いては、材質を興にする２１１１１以上の電極配線を具
備する場合が多い。例えばＧａ Ａｓを用いたＭＥＳＰ
ＥＴは、クロム（Ｃｒ）をドープされた半絶縁性基板表
面に設叶られたｎ型Ｇａ Ａｓよりなる能動層上に、Ｇ
ａルとショット中接触を形成するアＶミニウム（Ａりや
チタン・タングステン（Ｔｉ Ｗ）等よりなるゲート電
極と、ｎ型またはｎ＋型ＧｈＡｓとオーミック接触を形
成する金・ゲルマニウム（ＡｕＧｅ）等よりなるソース
及びドレイン電極を具備する。
いては、材質を興にする２１１１１以上の電極配線を具
備する場合が多い。例えばＧａ Ａｓを用いたＭＥＳＰ
ＥＴは、クロム（Ｃｒ）をドープされた半絶縁性基板表
面に設叶られたｎ型Ｇａ Ａｓよりなる能動層上に、Ｇ
ａルとショット中接触を形成するアＶミニウム（Ａりや
チタン・タングステン（Ｔｉ Ｗ）等よりなるゲート電
極と、ｎ型またはｎ＋型ＧｈＡｓとオーミック接触を形
成する金・ゲルマニウム（ＡｕＧｅ）等よりなるソース
及びドレイン電極を具備する。
かかる素子を集積化したＧａＡａｌＣに勘いては、上記
２種類の電極を電気的に接続する必要を生じる。例えば
、前段のＦＥＴの出力端（通常はドレイン電極）と後段
のＦＥＴの入力端（即ちゲート電極）の接続、或はイン
バータ回路における負荷＠ ＦＥＴのゲート電極とソー
ス電極との接続はその一例である。
２種類の電極を電気的に接続する必要を生じる。例えば
、前段のＦＥＴの出力端（通常はドレイン電極）と後段
のＦＥＴの入力端（即ちゲート電極）の接続、或はイン
バータ回路における負荷＠ ＦＥＴのゲート電極とソー
ス電極との接続はその一例である。
第１ｗＪ〜第４図は上述の２橋類の電極を電気的に接続
するために用いられた従来の接続構造を示す要部上面図
であって、１は能動層、２はゲート電極、３は能動層ｌ
にオーミック接触をなすソース及びドレイン電ｉｉ（以
下オーミック電極と略称する）、４は半絶縁層基板であ
る。
するために用いられた従来の接続構造を示す要部上面図
であって、１は能動層、２はゲート電極、３は能動層ｌ
にオーミック接触をなすソース及びドレイン電ｉｉ（以
下オーミック電極と略称する）、４は半絶縁層基板であ
る。
先ず第１図及び第２図（第１図の■−ロ矢視部断面を示
す）は、ゲート電極２を半絶縁性基板４表面に導出し、
その端部に接続パッド５を設け、ゲート電極２上を含む
基板４上を被覆する絶縁膜６にコンタクト窓７を開口し
、接続すべきオーミック電極の延長部またはオーミック
電極より導出された金属層のような引き出し配線８を上
記コンタクト窓７部において、コンタクトパッド５と接
続させたものである。この構造は、接続パッド５゜コン
タクト窓７．及び引き出し配線８の三者の位置ずれを防
止するための位置合わせ余裕を設けねばならず、従って
接続パッド５の寸法が大きくな怜、素子の微細化、高密
度化が困雌である。
す）は、ゲート電極２を半絶縁性基板４表面に導出し、
その端部に接続パッド５を設け、ゲート電極２上を含む
基板４上を被覆する絶縁膜６にコンタクト窓７を開口し
、接続すべきオーミック電極の延長部またはオーミック
電極より導出された金属層のような引き出し配線８を上
記コンタクト窓７部において、コンタクトパッド５と接
続させたものである。この構造は、接続パッド５゜コン
タクト窓７．及び引き出し配線８の三者の位置ずれを防
止するための位置合わせ余裕を設けねばならず、従って
接続パッド５の寸法が大きくな怜、素子の微細化、高密
度化が困雌である。
第３図及び第４図（１３図のＩＶ−ｆｆ矢視部断面な示
す）は、能動層ｌ上に配設されたオーミック電′１ 極３上に、接続すべきゲート電＃Ａ２の延長部１２を延
在せしめたものである。この場合は接続パッドを用いて
いないので素子は微細化されるが、ゲート電極及びその
延長部２．１２の材料としてＴｉＷのシリサイドを用い
た場合には、配線の電気抵抗、力；大きくなり過ぎる。
す）は、能動層ｌ上に配設されたオーミック電′１ 極３上に、接続すべきゲート電＃Ａ２の延長部１２を延
在せしめたものである。この場合は接続パッドを用いて
いないので素子は微細化されるが、ゲート電極及びその
延長部２．１２の材料としてＴｉＷのシリサイドを用い
た場合には、配線の電気抵抗、力；大きくなり過ぎる。
しかし、素子を高速化するため、ソース及びドレイン寄
生直列抵抗低減のための低抵抗ｎ十型領域をゲート電極
２に自己整合させてイオン注入で形成するにはＡｔのよ
うな低融点材料は使用できず、ＴｉＷのシリサイドのよ
うな高融点材料を必要とする。所がＧａ Ａｓとショッ
ト午接続を形成し融点が高い材料はいずれも抵抗率が大
である。
生直列抵抗低減のための低抵抗ｎ十型領域をゲート電極
２に自己整合させてイオン注入で形成するにはＡｔのよ
うな低融点材料は使用できず、ＴｉＷのシリサイドのよ
うな高融点材料を必要とする。所がＧａ Ａｓとショッ
ト午接続を形成し融点が高い材料はいずれも抵抗率が大
である。
このように従来のゲート電極とオーミック電極とを接続
するための配線構造は十分曇こ満足し得るものではなか
った。
するための配線構造は十分曇こ満足し得るものではなか
った。
本発明の目的は、電気抵抗が小さく、シかも素子の微細
化可能な、化合物半導体装置の配線構造を提供すること
にあ１する。この目的は本発明におい：。
化可能な、化合物半導体装置の配線構造を提供すること
にあ１する。この目的は本発明におい：。
て・化合物半導体−Ｍｌｌｌｌ、、、”、、なる能動層
と２・・トキ接触をなす第１の電極の・・、絶縁性もし
くは半絶縁性基板表面に延在せしめた延長部が、能動層
とオーミック接触をなす第２の電極より導出された金属
層により被覆されてなることによ抄達成される。
と２・・トキ接触をなす第１の電極の・・、絶縁性もし
くは半絶縁性基板表面に延在せしめた延長部が、能動層
とオーミック接触をなす第２の電極より導出された金属
層により被覆されてなることによ抄達成される。
以下本発明の一実施例を図面によ秒説明する。
第５図は本発明を用いて作成したフリップフロップ回路
装置の一部を示す要部上面図で、その貰−■矢視部断面
を第６図に示す。
装置の一部を示す要部上面図で、その貰−■矢視部断面
を第６図に示す。
上記両図において、１．１′はｎｍまたはｎφＩＩ Ｇ
ａルよりなる能動層、２．２’、 ２’はＧａ、Ａｓと
ショットキ接触を形成するＴｉＷのシリサイドよりなる
ゲート電極（第１の電極）、３．３’、 ３“はｎＩｌ
またはｎ＋型ＧａＡｓとオーミック接触を形成するＡｕ
−合金よりなるオーミック電極（第２の電極）、４はＣ
ｒをドープしたＧａ Ａｓよりなる半絶縁性基板、１２
はゲート電極２の延長部、鴛′はゲート電極２’、 ２
’の延長部、Ｂはオーミック電極３．３“を延長導出し
たＡｕＧ＠合金層、１３′はオーミック電Ｉｉ３′を延
長導出したＡｕＧ・層である。
ａルよりなる能動層、２．２’、 ２’はＧａ、Ａｓと
ショットキ接触を形成するＴｉＷのシリサイドよりなる
ゲート電極（第１の電極）、３．３’、 ３“はｎＩｌ
またはｎ＋型ＧａＡｓとオーミック接触を形成するＡｕ
−合金よりなるオーミック電極（第２の電極）、４はＣ
ｒをドープしたＧａ Ａｓよりなる半絶縁性基板、１２
はゲート電極２の延長部、鴛′はゲート電極２’、 ２
’の延長部、Ｂはオーミック電極３．３“を延長導出し
たＡｕＧ＠合金層、１３′はオーミック電Ｉｉ３′を延
長導出したＡｕＧ・層である。
第５図に見られる如く本実施例の装置は、ゲート電極２
とオーミック電極ｓ、ｆの三者を短絡しまたゲート電極
ｉ、Ｉとオーミック電極３′の三者を短絡せねばならな
い。この接続のための配線構造として本実施例において
は、ゲート電極を能動層表面から半絶縁性基板表面に延
長導出し、この延長部を接続すべきオーミック電極の延
長部が被覆する構造とした。
とオーミック電極ｓ、ｆの三者を短絡しまたゲート電極
ｉ、Ｉとオーミック電極３′の三者を短絡せねばならな
い。この接続のための配線構造として本実施例において
は、ゲート電極を能動層表面から半絶縁性基板表面に延
長導出し、この延長部を接続すべきオーミック電極の延
長部が被覆する構造とした。
即ち、先ずゲート電極２を延長し、その延長部１２の端
部を接続すべきオーミック電極３及び３“に近設して配
設する。同じくゲート電極２′、２“を延長し１両者を
延長部１２′を介して連結し、更に延長部１２’に分岐
を設け、その先端を接続すべきオーミック電極３′の近
傍に位置せしめる。このようにゲート電極の延長部を設
けるには、ゲート電極形成工程に用いるホトマスクのパ
ターンを一部変更するのみでよく、製造工程は従来と何
ら変える必要はない。
部を接続すべきオーミック電極３及び３“に近設して配
設する。同じくゲート電極２′、２“を延長し１両者を
延長部１２′を介して連結し、更に延長部１２’に分岐
を設け、その先端を接続すべきオーミック電極３′の近
傍に位置せしめる。このようにゲート電極の延長部を設
けるには、ゲート電極形成工程に用いるホトマスクのパ
ターンを一部変更するのみでよく、製造工程は従来と何
ら変える必要はない。
上記ゲート電極２．２’、２“を形成後、このゲート電
極２．２’、 ２“に自己整合せしめてイオン注入法に
よりシリコン（Ｓｔ）を能動層１．１’＋こ注入し、次
いでアニール工程を施こしてｎ◆型のソース及びドレイ
ン領域を形成するのであるが、この工程も従来と何ら変
更することな〈実施できる。
極２．２’、 ２“に自己整合せしめてイオン注入法に
よりシリコン（Ｓｔ）を能動層１．１’＋こ注入し、次
いでアニール工程を施こしてｎ◆型のソース及びドレイ
ン領域を形成するのであるが、この工程も従来と何ら変
更することな〈実施できる。
オーミック電極３．３’、 ３“は上述のように形成さ
れたソース及びドレイン領域の電極であって、ｎ型また
はｎ◆型Ｇａ Ａｓとオーミック接触を形成するＡｕ
Ｇｅ合金を用いて形成される。このオーミック電極３．
３’、 ３“を形成するに際し、ゲート電極を形成する
際と同様に使用するホトマスクのパターンを一部変更す
ることにより、接続すべきゲート’＜極の延長部上にオ
ーミック電極の延長部を積層する。
れたソース及びドレイン領域の電極であって、ｎ型また
はｎ◆型Ｇａ Ａｓとオーミック接触を形成するＡｕ
Ｇｅ合金を用いて形成される。このオーミック電極３．
３’、 ３“を形成するに際し、ゲート電極を形成する
際と同様に使用するホトマスクのパターンを一部変更す
ることにより、接続すべきゲート’＜極の延長部上にオ
ーミック電極の延長部を積層する。
即ち、オーミ、り電極３．３＃を延長したＡｕ Ｇｅ層
１３によりゲート電極２の延長部１２を被覆し、オーミ
ック電極３′を延長したＡｕＧｅ合金層１３’によりゲ
ート電極２／、 ２″の延長ｓｌｌを被覆する。
１３によりゲート電極２の延長部１２を被覆し、オーミ
ック電極３′を延長したＡｕＧｅ合金層１３’によりゲ
ート電極２／、 ２″の延長ｓｌｌを被覆する。
このようにして得られた本実施例のＴｉＷのシリサイド
層とＡｕＧｅ合金層とが積層された配線は、第１図に示
したような接続パッドを必要としないので、配線の幅が
小さぐて□よく、またＡｕＧｅ合金の抵抗率が小さいこ
とから第３図の場合のような配線の電気抵抗が増大する
という問題も生じない。
層とＡｕＧｅ合金層とが積層された配線は、第１図に示
したような接続パッドを必要としないので、配線の幅が
小さぐて□よく、またＡｕＧｅ合金の抵抗率が小さいこ
とから第３図の場合のような配線の電気抵抗が増大する
という問題も生じない。
第７図（ａ）、 （ｂ）及び１１８図Ｌａｄ、 （ｂ）
は本発明の一変形例及び他の変形例を示す要部上面図と
要部断面図であって、いずれも第５図の一番下の部分に
対応する。
は本発明の一変形例及び他の変形例を示す要部上面図と
要部断面図であって、いずれも第５図の一番下の部分に
対応する。
第７図はグー）を極２の延長部１２を接続すべきオーミ
ック電極形成部に延在せしめ、その延長部１２を包むよ
うにオーミック電極３を形成した例である。
ック電極形成部に延在せしめ、その延長部１２を包むよ
うにオーミック電極３を形成した例である。
第８図は、オーミ、り電極３は延長部を設けることなく
通常の如く能動４１．１’内にのみ形成し、このオーミ
ック電極３上よりチタン・白金・金（Ｔｉ Ｐｔ Ａｕ
）合金よりなる引き出しｎピａ１３を導出しいゲート
１剛２の延長部１２を被覆する如く形成した例である。
通常の如く能動４１．１’内にのみ形成し、このオーミ
ック電極３上よりチタン・白金・金（Ｔｉ Ｐｔ Ａｕ
）合金よりなる引き出しｎピａ１３を導出しいゲート
１剛２の延長部１２を被覆する如く形成した例である。
この２つの変形例の場合も効果は前記−実施例と変らず
、また製造に当ってはホトマスクのノ（ターンを一部変
更するの・みでよく、製造工程は何ら変更を要しない。
、また製造に当ってはホトマスクのノ（ターンを一部変
更するの・みでよく、製造工程は何ら変更を要しない。
・１：′。
：１１
なお、本発明を実施するに際し、第１及び第２の電極材
料は通常用いられる如何なる材料であってもよいこと、
また製作し得る装置はフリップフロップ回路に限定され
るものではないこと等は、特に説明するまでもない。
料は通常用いられる如何なる材料であってもよいこと、
また製作し得る装置はフリップフロップ回路に限定され
るものではないこと等は、特に説明するまでもない。
以上説明したごとく本発明により、化合物半導体装置の
材料を異にする２種類の電極を接続する配線の、電気抵
抗を増大させることなく素子□を微細化し得る。
材料を異にする２種類の電極を接続する配線の、電気抵
抗を増大させることなく素子□を微細化し得る。
第１図〜第４図は従来の半導体装置の説明に供するため
の要部上面図及び要部断面図、第５図及び第６図は本発
明の一実施例を示す要部上ｍｓ及び要部断面図、第７図
（ａ） 、 （ｂ）及び第８図（ａ）、 （ｂ）はそれ
ぞれ本発明の一変形例及び他の変形例を示す要部上−図
と要部断面図である。 図において、１．１’は能動層、２．２’、２’は第１
の電極、３．３’、３”は第２の電極、８は引き出し配
線、ル、１２′はＩｇｌの電極の延長部、１３．１３’
は第２の電極より導出された金属層を示す。
の要部上面図及び要部断面図、第５図及び第６図は本発
明の一実施例を示す要部上ｍｓ及び要部断面図、第７図
（ａ） 、 （ｂ）及び第８図（ａ）、 （ｂ）はそれ
ぞれ本発明の一変形例及び他の変形例を示す要部上−図
と要部断面図である。 図において、１．１’は能動層、２．２’、２’は第１
の電極、３．３’、３”は第２の電極、８は引き出し配
線、ル、１２′はＩｇｌの電極の延長部、１３．１３’
は第２の電極より導出された金属層を示す。
Claims (1)
- 絶縁性もしくは半絶縁性基板と、その表面に化合物半導
体よりなる能動層を夕な（とも１個と、前記化合物半導
体とシ首ットキ接触を形成する金属よ抄なり、前記能動
層のうちの１つの表向に配設され、且つその延長部が該
能動層に隣接せる絶縁性もしくは半絶縁性基板表面に導
出配設されたＩＩｌの電極とを有し、且つＭｉｌｌの電
極延長部が、前記能動層のうちの少なくとも１つに形成
されたオーミック接触をなす第２の電極よや導出された
金属層により被覆されてなることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174039A JPS5874085A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174039A JPS5874085A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5874085A true JPS5874085A (ja) | 1983-05-04 |
Family
ID=15971552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56174039A Pending JPS5874085A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5874085A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194775A (ja) * | 1975-02-19 | 1976-08-19 | ||
| JPS5196290A (ja) * | 1975-02-20 | 1976-08-24 |
-
1981
- 1981-10-29 JP JP56174039A patent/JPS5874085A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194775A (ja) * | 1975-02-19 | 1976-08-19 | ||
| JPS5196290A (ja) * | 1975-02-20 | 1976-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| US5245210A (en) | MOS type semiconductor device | |
| US4695869A (en) | GAAS semiconductor device | |
| US5227323A (en) | Method of manufacturing capacitor elements in an integrated circuit having a compound semiconductor substrate | |
| JPS6236400B2 (ja) | ||
| JPS5874085A (ja) | 半導体装置 | |
| JPS5856977B2 (ja) | 半導体装置の製造方法 | |
| JP3038722B2 (ja) | 接合型電界効果トランジスタ | |
| KR0169471B1 (ko) | 바이폴라 범프 트랜지스터 및 그 제조 방법 | |
| JPS5934666A (ja) | 半導体集積回路装置 | |
| JP3468851B2 (ja) | モノリシックマイクロ波ｉｃ | |
| JPS61224317A (ja) | 導電性電極の製造方法 | |
| JPS60225467A (ja) | 縦型ｍｏｓゲ−ト入力半導体装置 | |
| JPH0255953B2 (ja) | ||
| JP3372109B2 (ja) | 半導体装置 | |
| US6329219B1 (en) | Method of processing a semiconductor device | |
| JPS614265A (ja) | 半導体集積回路装置 | |
| JPH08330519A (ja) | 化合物半導体集積回路装置 | |
| JP2789484B2 (ja) | 半導体装置 | |
| JPS62111474A (ja) | 半導体集積回路装置 | |
| JPH0837281A (ja) | バイパス・コンデンサ内蔵の半導体装置及びその製造方法 | |
| JPH0758709B2 (ja) | 半導体チップの移動イオンを捕捉する端部シールの製造方法 | |
| JPH0499369A (ja) | 半導体装置 | |
| JPS6128228B2 (ja) | ||
| JPS5980971A (ja) | Ｍｉｓ半導体装置の製法 |