JPS5886747A - リフトオフ材の形成方法 - Google Patents
リフトオフ材の形成方法Info
- Publication number
- JPS5886747A JPS5886747A JP56186314A JP18631481A JPS5886747A JP S5886747 A JPS5886747 A JP S5886747A JP 56186314 A JP56186314 A JP 56186314A JP 18631481 A JP18631481 A JP 18631481A JP S5886747 A JPS5886747 A JP S5886747A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lifting
- deposited
- pattern
- molybdenum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体集積回路などの製造における各種薄
膜のリフトオフに用いるリフトオフ材の形成方法に関す
る。
膜のリフトオフに用いるリフトオフ材の形成方法に関す
る。
従来、半導体集積回路などの製造においては微細な金属
配線などを形成する一つの方法として、リフトオフ材料
に７オトレジスト、電子線レジストなどの高分子樹脂を
用いるリフトオフ法が適用されていた。しかし、この方
法においてはレジストなど高分子樹脂にｌｐｐｍ程度含
有されるナトリウム（Ｎａ）などの可動不純物イオンに
より、半導体素子の特性に悪影響を与えること、蒸着装
置内部が汚染されること、１２０〜１３０℃以上の温度
ではレジストが軟化しレジストパターンがくずれるため
、蒸着時に基板表面との密着性を良くするための１２０
〜１３０℃ 以上での基板加熱が実施不能であること、
第１図に示すようにレジストでは下部よシも上部の巾が
広いパターン断面が得られず、蒸着した膜１は基板２上
に形成されたレジストパターン３の側壁にも薄く蒸着さ
れリフトオンされにくいことなどの欠点があった。
配線などを形成する一つの方法として、リフトオフ材料
に７オトレジスト、電子線レジストなどの高分子樹脂を
用いるリフトオフ法が適用されていた。しかし、この方
法においてはレジストなど高分子樹脂にｌｐｐｍ程度含
有されるナトリウム（Ｎａ）などの可動不純物イオンに
より、半導体素子の特性に悪影響を与えること、蒸着装
置内部が汚染されること、１２０〜１３０℃以上の温度
ではレジストが軟化しレジストパターンがくずれるため
、蒸着時に基板表面との密着性を良くするための１２０
〜１３０℃ 以上での基板加熱が実施不能であること、
第１図に示すようにレジストでは下部よシも上部の巾が
広いパターン断面が得られず、蒸着した膜１は基板２上
に形成されたレジストパターン３の側壁にも薄く蒸着さ
れリフトオンされにくいことなどの欠点があった。
この発明は、従来知られているレジストをリフトオフ材
として利用したリフトオフ法の前記のような欠点を除去
する目的でなされたものであって、下層にその酸化物が
水溶性であるような金属膜。
として利用したリフトオフ法の前記のような欠点を除去
する目的でなされたものであって、下層にその酸化物が
水溶性であるような金属膜。
上層にその酸化物が水に不溶性であるような金属膜を用
いた二層構造のリフトオフ材の形成方法を提供し、この
方法により下部よりも上部の巾が広いパターン断面が得
られ、リフトオンしやすいすフトオフ材を形成すること
ができる。
いた二層構造のリフトオフ材の形成方法を提供し、この
方法により下部よりも上部の巾が広いパターン断面が得
られ、リフトオンしやすいすフトオフ材を形成すること
ができる。
以下、本発明の実施例を図面を用いて説明する。
金属膜としてモリブデン、モリブデンシリサイドを例に
とり第２図から第７図にもとづいて説明する。第２図に
おいて、基板２上に電子ビーム蒸着法、スパッタ蒸着法
、抵抗加熱法などを用いてモリブデン膜４を蒸着する。
とり第２図から第７図にもとづいて説明する。第２図に
おいて、基板２上に電子ビーム蒸着法、スパッタ蒸着法
、抵抗加熱法などを用いてモリブデン膜４を蒸着する。
この時のモリブデン膜４の膜厚は、最後の工程でリフト
オンする蒸着膜の膜厚以上であればよい。次に同様な方
法でモリブデンシリサイド膜５を蒸着する。この時のモ
リブデンシリサイド膜５の膜厚はいくらでもよい。
オンする蒸着膜の膜厚以上であればよい。次に同様な方
法でモリブデンシリサイド膜５を蒸着する。この時のモ
リブデンシリサイド膜５の膜厚はいくらでもよい。
この後、モリブデンシリサイド膜の表面にレジストを塗
布し、露光、現像、リンスなどを行ない、レジストパタ
ーン６を形成する。次に、ＣＦ４ 。
布し、露光、現像、リンスなどを行ない、レジストパタ
ーン６を形成する。次に、ＣＦ４ 。
ＣＦ２Ｃｆ！、２ などのフレオンガスやＣＣＩ！、４
ガスを用いてモリブデンシリサイド膜５とモリブデン膜
４の異方性エツチングを行ない、第３図に示すようなモ
リブデン膜パターン７およびモリブデンシリサイド膜パ
ターン８の側壁が垂直であるようなパターンを形成する
。しかる後、空気中あるいは酸素雰囲気中で室温〜８０
０ ℃の範囲でモリブデン膜パターン７およびモリブデ
ンシリサイド膜パターン８の表面を酸化し、第４図に示
すように酸化モリブデン膜９および酸化シリコン膜１ｏ
を形成する。例えば酸素雰囲気中、４００ ’Ｃで１時
間酸化を行なうと、第４図においてモリブデン膜パター
ン７の表面には厚さ数１０Ｏλの酸化モリブデン膜９が
形成され、モリブデンシリサイド膜パターン８０表面に
はごく薄い酸化モリブデン膜と厚さ数１０人の酸化シリ
コン膜１ｏが形成される。
ガスを用いてモリブデンシリサイド膜５とモリブデン膜
４の異方性エツチングを行ない、第３図に示すようなモ
リブデン膜パターン７およびモリブデンシリサイド膜パ
ターン８の側壁が垂直であるようなパターンを形成する
。しかる後、空気中あるいは酸素雰囲気中で室温〜８０
０ ℃の範囲でモリブデン膜パターン７およびモリブデ
ンシリサイド膜パターン８の表面を酸化し、第４図に示
すように酸化モリブデン膜９および酸化シリコン膜１ｏ
を形成する。例えば酸素雰囲気中、４００ ’Ｃで１時
間酸化を行なうと、第４図においてモリブデン膜パター
ン７の表面には厚さ数１０Ｏλの酸化モリブデン膜９が
形成され、モリブデンシリサイド膜パターン８０表面に
はごく薄い酸化モリブデン膜と厚さ数１０人の酸化シリ
コン膜１ｏが形成される。
次にこれを流水中で約１時間水洗することにより酸化モ
リブデン膜９を除去して、第５図に示すような下部より
も上部の巾が広いパターン断面を有したリフトオフ材を
得る。第６図は、以上のような工程でリフトオフ材を形
成した基板表面に電子ビーム蒸着法、スパッタ蒸着法、
抵抗加熱法などを用いてモリブデン以外の金属膜などの
各種薄膜１１．１２を蒸着した断面図である。次にこの
ようにして作製された試料を発 硝酸に６分間程度ディ
ップしてモリブデン膜パターン７を溶かすことによりモ
リブデンシリサイド膜パターン８．酸化シリコン膜１０
．各種薄膜１１を除去し、第７図に示すような各種薄膜
のパターン１２を形成することができる。なお、実施例
ではモリブデン。
リブデン膜９を除去して、第５図に示すような下部より
も上部の巾が広いパターン断面を有したリフトオフ材を
得る。第６図は、以上のような工程でリフトオフ材を形
成した基板表面に電子ビーム蒸着法、スパッタ蒸着法、
抵抗加熱法などを用いてモリブデン以外の金属膜などの
各種薄膜１１．１２を蒸着した断面図である。次にこの
ようにして作製された試料を発 硝酸に６分間程度ディ
ップしてモリブデン膜パターン７を溶かすことによりモ
リブデンシリサイド膜パターン８．酸化シリコン膜１０
．各種薄膜１１を除去し、第７図に示すような各種薄膜
のパターン１２を形成することができる。なお、実施例
ではモリブデン。
モリブデンシリサイドを例にとり説明したが、下層が、
その酸化物が水溶性であるような金属、上層が、その酸
化物が水に不溶性であるような金属であれば、モリブデ
ン、モリブデンシリサイド以外の金属であっても同様な
リフトオフ材を形成することができる、 この発明は以上説明したように、リフトオフ材として金
属を用いるためＮａなどの可動不純物イオンにより、半
導体素子の特性に悪影響を与えないこと、蒸着装置内部
が汚染されないこと、また、蒸着時にレジストの軟化点
である１２００〜１３０℃以上での基板加熱が可能であ
り、蒸着膜の基板との密着度を増加させること、下部よ
りも上部の巾が広いパターン断面を有しているため、蒸
着膜が完全にリフトオンされるという効果がある。
その酸化物が水溶性であるような金属、上層が、その酸
化物が水に不溶性であるような金属であれば、モリブデ
ン、モリブデンシリサイド以外の金属であっても同様な
リフトオフ材を形成することができる、 この発明は以上説明したように、リフトオフ材として金
属を用いるためＮａなどの可動不純物イオンにより、半
導体素子の特性に悪影響を与えないこと、蒸着装置内部
が汚染されないこと、また、蒸着時にレジストの軟化点
である１２００〜１３０℃以上での基板加熱が可能であ
り、蒸着膜の基板との密着度を増加させること、下部よ
りも上部の巾が広いパターン断面を有しているため、蒸
着膜が完全にリフトオンされるという効果がある。
第１図は従来例でリフトオフ材としてレジストを用い、
蒸着を行なった時の断面図、第２図〜第７図は本発明の
リフトオフ材を用いた時の各工程での断面図である。 １・・・・・・蒸着膜、２・・・・・・基板、３・・・
・・・レジストパターン、４・・・・・・モリブデン膜
、６・・・・・・モリブデンシリサイド膜、６・・・・
・・レジストパターン、７・・・・・・モリブデン膜パ
ターン、８・・・・・・モリブデンシリサイド膜パター
ン、９・・・・・・酸化モリブデン膜、１゜・・・・・
・酸化シリコン膜、１１，１２・・・・・・各種薄膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第５図 Ｂ Ａ 第６図 １ 雪Ｌ／Ｑ 、−、／ ７ ゴ 第７図 ２ 列１２
蒸着を行なった時の断面図、第２図〜第７図は本発明の
リフトオフ材を用いた時の各工程での断面図である。 １・・・・・・蒸着膜、２・・・・・・基板、３・・・
・・・レジストパターン、４・・・・・・モリブデン膜
、６・・・・・・モリブデンシリサイド膜、６・・・・
・・レジストパターン、７・・・・・・モリブデン膜パ
ターン、８・・・・・・モリブデンシリサイド膜パター
ン、９・・・・・・酸化モリブデン膜、１゜・・・・・
・酸化シリコン膜、１１，１２・・・・・・各種薄膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第５図 Ｂ Ａ 第６図 １ 雪Ｌ／Ｑ 、−、／ ７ ゴ 第７図 ２ 列１２
Claims (1)
- 基板表面に、その酸化物が水溶性である第１の金属膜を
形成し、前記第１の金属膜上にその酸化物が水に不溶性
である第２の金属膜を形成した後、前記第１の金属膜お
よび第２の金属膜を選択的に順次除去する工程と、前記
第１ 、第２の金属膜の側面を酸化し、しかる後、水洗
を行なう工程とを含むことを特徴とするリフトオフ材の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186314A JPS5886747A (ja) | 1981-11-19 | 1981-11-19 | リフトオフ材の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186314A JPS5886747A (ja) | 1981-11-19 | 1981-11-19 | リフトオフ材の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5886747A true JPS5886747A (ja) | 1983-05-24 |
Family
ID=16186157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56186314A Pending JPS5886747A (ja) | 1981-11-19 | 1981-11-19 | リフトオフ材の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053473A (ja) * | 2006-08-24 | 2008-03-06 | Osaka Univ | パターニング方法、積層体、並びにアレイ基板および電子デバイス |
-
1981
- 1981-11-19 JP JP56186314A patent/JPS5886747A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053473A (ja) * | 2006-08-24 | 2008-03-06 | Osaka Univ | パターニング方法、積層体、並びにアレイ基板および電子デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3767492A (en) | Semiconductor masking | |
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| US5139922A (en) | Method of making resist pattern | |
| JPH0466345B2 (ja) | ||
| JPS6222463B2 (ja) | ||
| JPS6211491B2 (ja) | ||
| JPS60247927A (ja) | パタ−ン形成方法 | |
| JPS63157444A (ja) | 選択酸化膜の製造方法 | |
| JPS5898931A (ja) | 半導体装置の製造方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPH0145218B2 (ja) | ||
| JPS6390832A (ja) | パタ−ン形成方法 | |
| JP2589471B2 (ja) | 半導体装置の製造方法 | |
| JPS61128524A (ja) | 微細パタ−ン形成方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPH03196522A (ja) | 半導体装置の製造方法 | |
| JPS6366049B2 (ja) | ||
| JPS62250674A (ja) | 半導体装置の製造方法 | |
| JPS58116736A (ja) | 半導体装置の製造方法 | |
| JPS6255693B2 (ja) | ||
| JPS5868994A (ja) | ジヨセフソン集積回路の作成法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPS62200732A (ja) | 半導体装置の製造方法 | |
| JPS59171120A (ja) | 微細パタ−ン形成方法 |