JPS5890727A - 電極または配線 - Google Patents
電極または配線Info
- Publication number
- JPS5890727A JPS5890727A JP56188797A JP18879781A JPS5890727A JP S5890727 A JPS5890727 A JP S5890727A JP 56188797 A JP56188797 A JP 56188797A JP 18879781 A JP18879781 A JP 18879781A JP S5890727 A JPS5890727 A JP S5890727A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- alloy
- wiring
- film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は紅梅類の４ＩＬ纒腹からなる電極および配−に
餉し、臀にマイクロ波用シ層ットキ障壁ゲート誠亀界幼
米トランジスタの半環体上に設けられるゲートに極、ま
たは集積回路部品などに用いられる＆２縁体上の配線な
どに適した多層膜からなる電４ｋｉｉＪひｉ鹸に−する
。
餉し、臀にマイクロ波用シ層ットキ障壁ゲート誠亀界幼
米トランジスタの半環体上に設けられるゲートに極、ま
たは集積回路部品などに用いられる＆２縁体上の配線な
どに適した多層膜からなる電４ｋｉｉＪひｉ鹸に−する
。
次に基板材料としてＧ ａ Ａ ｓ半導体を用いたシー
ツトキ障壁ゲート証電界効果トランジスタ（以下単にＦ
ＥＴと呼ぶ）の場合について述べる〇通常Ｇ ｍ Ａ
ｓを用いたＦＥＴは、篇１図に示すように、高抵抗半導
体基板上に形成されたｒｉ型型半体体層１表面にオーミ
ック接触するソース電極４、およびドレイン電Ｉｉｓと
シーットキ接触するゲート電極２とから成り、ゲート電
極により、ソースおよびドレイン電極間のチャンネル層
のコンダクタンスを変化させるものである。
ツトキ障壁ゲート証電界効果トランジスタ（以下単にＦ
ＥＴと呼ぶ）の場合について述べる〇通常Ｇ ｍ Ａ
ｓを用いたＦＥＴは、篇１図に示すように、高抵抗半導
体基板上に形成されたｒｉ型型半体体層１表面にオーミ
ック接触するソース電極４、およびドレイン電Ｉｉｓと
シーットキ接触するゲート電極２とから成り、ゲート電
極により、ソースおよびドレイン電極間のチャンネル層
のコンダクタンスを変化させるものである。
このようなＦＩＴのゲート電極は高出力、低雑音化のた
めには、ゲート配線抵抗が小さいこと、シーットキ逆方
向のり−り電流が小さく、且つ耐圧は大きいことが望ま
しい。
めには、ゲート配線抵抗が小さいこと、シーットキ逆方
向のり−り電流が小さく、且つ耐圧は大きいことが望ま
しい。
従来このようなシ層ットキ金属として、タングステンと
チタンからなる合金（ＷＴｉ）などが用いられていた。
チタンからなる合金（ＷＴｉ）などが用いられていた。
しかし、ＷＴｉ合金は比抵抗が大粗まために実用上はさ
らに金属←＆ｍ ） ３を設けて、ゲート配１１１抵抗
を小さくしている。このため高温処理すると金３が、Ｗ
’ｌ”１合金膜と反応し、さらに０１ム易基板に拡散し
て、シ曽ットキ耐圧が劣化して、ゲート１１４１にの機
能を失うことなどの問題があった。
らに金属←＆ｍ ） ３を設けて、ゲート配１１１抵抗
を小さくしている。このため高温処理すると金３が、Ｗ
’ｌ”１合金膜と反応し、さらに０１ム易基板に拡散し
て、シ曽ットキ耐圧が劣化して、ゲート１１４１にの機
能を失うことなどの問題があった。
例えば我々の一実施例によれば、ＧａＡｍ基板（電子１
１度１ ×ｔｏｔｆコ）上に金を３０００Ｘ設けた場合
、ＷＴｉ合金を１０００ムその上にさらに金を３００Ｏ
Ａ設けた場合、ＷＴゑ合金だけを１０００人設けた場合
について、アルゴン雰囲気中で熱処理（１０分）すると
ショットキ逆方向電流が５μムにおける耐圧の変化率は
、金だけの場合は３００℃で７０チ、４００℃では９９
−減少し、ＷＴｉ 合金上に金が設けられた場合は７
００℃から７５０℃で９８嘔減少して、はり完全に劣化
して、ゲート電極の機能は全く失なわれてしまう。
１度１ ×ｔｏｔｆコ）上に金を３０００Ｘ設けた場合
、ＷＴｉ合金を１０００ムその上にさらに金を３００Ｏ
Ａ設けた場合、ＷＴゑ合金だけを１０００人設けた場合
について、アルゴン雰囲気中で熱処理（１０分）すると
ショットキ逆方向電流が５μムにおける耐圧の変化率は
、金だけの場合は３００℃で７０チ、４００℃では９９
−減少し、ＷＴｉ 合金上に金が設けられた場合は７
００℃から７５０℃で９８嘔減少して、はり完全に劣化
して、ゲート電極の機能は全く失なわれてしまう。
一方ＷＴｉ合金だけの場合は、８００℃でも劣化しない
。このことは金が基板と反応しているためと推定される
〇 次に基板が絶縁物の場合について述べる０例えば集積回
路部品などは、通常ｉ綴物として８ム０！とか８ｉｍＮ
ａｆ４どが用いられ、この絶縁体上に密着して多数の配
線が設けられている。又はこれらの絶縁物を用いずに、
配線の両極が接続された以外は、空間の場合もある。し
かしこれらのいずれの方法でも配線は低抵抗で耐熱性に
優れた配線が望まれる。現在その多くはアルミニウム（
Ａｊ）が用いられているが、Ａｊは良導体で加工性に優
れた長所がある反面、耐熱性に弱い欠点がある。このこ
とは配線を接続する工程のボンディング作業、素子のマ
ウントやパッケージに封入などの加熱工程に不利であり
、さらに集積回路部品の製造法に多用されようとしてい
るイオン注入法などでは７００℃から９５０℃の高温処
理を有する工程がめる。このような高温処理を経ると、
λノは無論のこと、前記金／Ｗ’ｒｉ合金の場合でも絶
縁体上の配線金属は反応して、密着性の劣化による変形
や剥離、断線などの異常や電気抵抗の変動などの問題が
発生する〇 そして集積回路部品の場合同一基体上に多槽の機能素子
が組み込まれ、それぞれが配線によって連結されている
。したがって前記したゲート電極物質と、他の素子との
連結に用いられる配線は同一物質であれば組積回路部品
の製造上、またコスト的にみて工業上極めて有利である
Ｏ 本発明は前記したような欠点を改善した低抵抗で耐熱性
の優れた多層膜からなるゲート電極および配線を提供す
るものであるＯ 即ち本ＦＡＩＬは半導体または絶縁体等の基板上に多Ｆ
ｌ膜からなる電極または配線において、前記基板に接し
て、第１の金ｊｉＩｌｌＩとしてタングステン（Ｗ）と
チタン（Ｔｉ）の合金が、＃！２の金属膜として前記第
２の金属の窒化膜が、第３の金属膜として金Ａｕが順次
設けられた多層膜からなる電極および配！！構造である
０ 以下本発明について第２図および菖３図を用いて説明す
る。
。このことは金が基板と反応しているためと推定される
〇 次に基板が絶縁物の場合について述べる０例えば集積回
路部品などは、通常ｉ綴物として８ム０！とか８ｉｍＮ
ａｆ４どが用いられ、この絶縁体上に密着して多数の配
線が設けられている。又はこれらの絶縁物を用いずに、
配線の両極が接続された以外は、空間の場合もある。し
かしこれらのいずれの方法でも配線は低抵抗で耐熱性に
優れた配線が望まれる。現在その多くはアルミニウム（
Ａｊ）が用いられているが、Ａｊは良導体で加工性に優
れた長所がある反面、耐熱性に弱い欠点がある。このこ
とは配線を接続する工程のボンディング作業、素子のマ
ウントやパッケージに封入などの加熱工程に不利であり
、さらに集積回路部品の製造法に多用されようとしてい
るイオン注入法などでは７００℃から９５０℃の高温処
理を有する工程がめる。このような高温処理を経ると、
λノは無論のこと、前記金／Ｗ’ｒｉ合金の場合でも絶
縁体上の配線金属は反応して、密着性の劣化による変形
や剥離、断線などの異常や電気抵抗の変動などの問題が
発生する〇 そして集積回路部品の場合同一基体上に多槽の機能素子
が組み込まれ、それぞれが配線によって連結されている
。したがって前記したゲート電極物質と、他の素子との
連結に用いられる配線は同一物質であれば組積回路部品
の製造上、またコスト的にみて工業上極めて有利である
Ｏ 本発明は前記したような欠点を改善した低抵抗で耐熱性
の優れた多層膜からなるゲート電極および配線を提供す
るものであるＯ 即ち本ＦＡＩＬは半導体または絶縁体等の基板上に多Ｆ
ｌ膜からなる電極または配線において、前記基板に接し
て、第１の金ｊｉＩｌｌＩとしてタングステン（Ｗ）と
チタン（Ｔｉ）の合金が、＃！２の金属膜として前記第
２の金属の窒化膜が、第３の金属膜として金Ａｕが順次
設けられた多層膜からなる電極および配！！構造である
０ 以下本発明について第２図および菖３図を用いて説明す
る。
第２図は本発明によるＧａ五ｓ ＦＨＴの多層膜からな
るゲート電極の構造を説明するため素子断面を模式的に
示したものであるＯ 本発明は電子濃度がｌＸｌ０１讐のＧ ａ Ａ ｍ半導
体基板ｌＯ上にタングステンＷとチタンＴｉとからなる
合金（ｗＴｉ）をスパッタリング法で被着し、さらにリ
アクティブスパッタ法により窒素とアルコ゛ンガスの汎
合雰闘気（８ｘ １０ Ｔｏｒｒ）中で５００Ａ被着し
、再びスパッタリング法で金（ムＵ）を５０００叉被着
する。次にゲート領域をホトレジストを用いてマスクし
、ドライエツチング法により不用な部分を除去し、ざら
に前記マスクを除去して、金［３４０，窒化タングステ
ン１Ｉ３（１およびタングステンチタン合金験２０から
なる多層構造によるゲート配線が形成される。次にソー
ス電極５０とドレイン電極６０か設けられてＧａＡｓＦ
ＩＴが得られる０ このような金／窒化タングステンチタン合金／タングス
テンチタン合金からなるゲート電極の、アルゴンガス中
でＷ分間熱処理したときのシ■ットキ逆方向耐圧の温度
依存性も変化率で表わし、第３図に示したＯ同図（７１
）は本発明による金／窒化タングステンチタン合金／タ
ングステンチタン合金で、（８１）は従来方法による、
金／タングステンチタンの耐熱性を示したものであるＯ
この結果から明らかなように窒化膜を用＆１なＧ１従来
の場合７００℃から８００℃で完全に劣化するのに対し
、不発明の窒化層を用いる構造によれば８５０℃でも全
く低下しない。抜た本発明の構造を絶縁体上へ適用した
場合、金の拡散による反応が防止されるため、配線の変
形や、剥離、断線などや電気抵抗の変動などの問題が解
決される。
るゲート電極の構造を説明するため素子断面を模式的に
示したものであるＯ 本発明は電子濃度がｌＸｌ０１讐のＧ ａ Ａ ｍ半導
体基板ｌＯ上にタングステンＷとチタンＴｉとからなる
合金（ｗＴｉ）をスパッタリング法で被着し、さらにリ
アクティブスパッタ法により窒素とアルコ゛ンガスの汎
合雰闘気（８ｘ １０ Ｔｏｒｒ）中で５００Ａ被着し
、再びスパッタリング法で金（ムＵ）を５０００叉被着
する。次にゲート領域をホトレジストを用いてマスクし
、ドライエツチング法により不用な部分を除去し、ざら
に前記マスクを除去して、金［３４０，窒化タングステ
ン１Ｉ３（１およびタングステンチタン合金験２０から
なる多層構造によるゲート配線が形成される。次にソー
ス電極５０とドレイン電極６０か設けられてＧａＡｓＦ
ＩＴが得られる０ このような金／窒化タングステンチタン合金／タングス
テンチタン合金からなるゲート電極の、アルゴンガス中
でＷ分間熱処理したときのシ■ットキ逆方向耐圧の温度
依存性も変化率で表わし、第３図に示したＯ同図（７１
）は本発明による金／窒化タングステンチタン合金／タ
ングステンチタン合金で、（８１）は従来方法による、
金／タングステンチタンの耐熱性を示したものであるＯ
この結果から明らかなように窒化膜を用＆１なＧ１従来
の場合７００℃から８００℃で完全に劣化するのに対し
、不発明の窒化層を用いる構造によれば８５０℃でも全
く低下しない。抜た本発明の構造を絶縁体上へ適用した
場合、金の拡散による反応が防止されるため、配線の変
形や、剥離、断線などや電気抵抗の変動などの問題が解
決される。
このように本発明によれば、半導体または絶縁体などの
基板上に耐熱性の優れた低抵抗のゲート電極および配線
を得ることが出来る。
基板上に耐熱性の優れた低抵抗のゲート電極および配線
を得ることが出来る。
尚本発明においてＧａＡｓ半導体および５ｉＯｚ、８１
ｍＮａなどの絶縁物の基板を用いた場合について述べた
が他の基板例えば８ｉ、ＧａＡｓＰ。
ｍＮａなどの絶縁物の基板を用いた場合について述べた
が他の基板例えば８ｉ、ＧａＡｓＰ。
ＧａＡｓＡｊ などであっても本発明は有効でめる０
纂１図は従来のＧ ａ Ａ ｓ Ｆ ’Ｆ、 Ｔの断面
を模式的に示した図であり、第２図は本発明によるＦＥ
Ｔの多層膜からなるゲート電極の断面を模式的に示した
図、第３図は本発明によるゲート電極と従来のゲート電
極のシ請ットキ耐圧の変化率を示した図であり、−１お
よび１０はｎｆｆ１半導体基板、２および加にはタング
ステンチタン合金膜、４および５０はソース電極、５お
よび６０はドレイン電極、３および４０は金膜、３０は
窒化タングステンチタン合金層である。 第 １図 卒Ｚ図 晩−５図 基ＦＩＬ（”Ｏ）
を模式的に示した図であり、第２図は本発明によるＦＥ
Ｔの多層膜からなるゲート電極の断面を模式的に示した
図、第３図は本発明によるゲート電極と従来のゲート電
極のシ請ットキ耐圧の変化率を示した図であり、−１お
よび１０はｎｆｆ１半導体基板、２および加にはタング
ステンチタン合金膜、４および５０はソース電極、５お
よび６０はドレイン電極、３および４０は金膜、３０は
窒化タングステンチタン合金層である。 第 １図 卒Ｚ図 晩−５図 基ＦＩＬ（”Ｏ）
Claims (1)
- 半導体または絶縁体等の基板上に多Ｎ膜からなるＩＬ極
または１耐において、前記基板に接して、譲１の金ｊ１
ｄとしてタングステン（Ｗ）とチタン（Ｔｉ）の合金が
、第２の金属膜として前記第２の金属の窒化膜が、第３
の金Ｓ膜として金Ａｕが順欠Ｗ！Ｌけられたことを特徴
とする電極または配線〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188797A JPS5890727A (ja) | 1981-11-25 | 1981-11-25 | 電極または配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188797A JPS5890727A (ja) | 1981-11-25 | 1981-11-25 | 電極または配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5890727A true JPS5890727A (ja) | 1983-05-30 |
Family
ID=16229963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56188797A Pending JPS5890727A (ja) | 1981-11-25 | 1981-11-25 | 電極または配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890727A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127181A (ja) * | 1984-11-26 | 1986-06-14 | Fujitsu Ltd | 電界効果型化合物半導体装置の製造方法 |
| US4923823A (en) * | 1987-09-30 | 1990-05-08 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating a self aligned semiconductor device |
| US5093274A (en) * | 1990-02-02 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacture thereof |
| US6026423A (en) * | 1996-03-29 | 2000-02-15 | Siemens Energy & Automation, Inc. | Fractional precision integer square root processor and method for use with electronic circuit breaker systems |
-
1981
- 1981-11-25 JP JP56188797A patent/JPS5890727A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127181A (ja) * | 1984-11-26 | 1986-06-14 | Fujitsu Ltd | 電界効果型化合物半導体装置の製造方法 |
| US4923823A (en) * | 1987-09-30 | 1990-05-08 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating a self aligned semiconductor device |
| US5093274A (en) * | 1990-02-02 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacture thereof |
| US6026423A (en) * | 1996-03-29 | 2000-02-15 | Siemens Energy & Automation, Inc. | Fractional precision integer square root processor and method for use with electronic circuit breaker systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4276557A (en) | Integrated semiconductor circuit structure and method for making it | |
| US6023086A (en) | Semiconductor transistor with stabilizing gate electrode | |
| JPH06232129A (ja) | 電子回路 | |
| US6746912B2 (en) | MIM capacitor and manufacturing method therefor | |
| JPS5890727A (ja) | 電極または配線 | |
| USRE32207E (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| JPH04369861A (ja) | 化合物半導体集積回路用容量素子の製造方法 | |
| JPS5886724A (ja) | 電極および配線の製造方法 | |
| JPH0359580B2 (ja) | ||
| DE1965565A1 (de) | Halbleitervorrichtung | |
| JPS6132572A (ja) | 半導体装置 | |
| JPS61290775A (ja) | 半導体装置 | |
| JP3333501B2 (ja) | 半導体装置 | |
| JPH0284725A (ja) | 半導体装置およびその製造方法 | |
| JP3259641B2 (ja) | 半導体装置の保護膜構造 | |
| JPH0311736A (ja) | 集積回路の配線電極 | |
| JPS60124969A (ja) | 半導体装置の制御電極及びその製造方法 | |
| JP2917872B2 (ja) | 半導体装置の製造方法 | |
| JP2996034B2 (ja) | 半導体装置の製造方法 | |
| KR100203303B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPS58170064A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH05102156A (ja) | 半導体装置 | |
| JPS6097628A (ja) | 半導体装置の製造方法 | |
| JPH0287670A (ja) | 半導体装置の製造方法 | |
| JPS61255037A (ja) | 半導体装置の製造方法 |