JPS5891657A - 半導体装置の多層配線構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置における多７１１配線構造の改良
に関するものである。

第１図は従来の半導体秦積回路に用いられている金属二
層配線における配線部分の例を示したものである。口）
は半導体基板ｅ、この部分にイオン注入とか熟拡歌など
により不純物を添加してＰｒＪ域やｎ領域を形成する。

（２）は不純物８添加した一城で、半導体基板＋１１上
に形成された絶縁膜（３）に作られた孔を通し、第１層
の金属配線（４）に形成されたコンタクトＴ５３を用い
て不純Ｖ＋添加憩域【２）に接続される。第２層の金属
配ＩＩＩ　ｔ６）は一般に絶縁膜（７）を介してＪｌｌ
ｉ１層の金Ｓ配線（４）と直交するように配線される。

第１層と第２層の金属配線（４）と（６）は、絶＠　＠
　１７目Ｃ孔を明け、コンタクト（８）で接続する。

こめような配ａｍ造によれば、配線鎖酸が十分にあれば
、すべて配線ができる。また、電子計算機援用の配線が
容易に行なえるために多用される配−構造となっている
。

しかしながら、従来の二層配線は平面的に拡がるため、
東横度の高いＬ８工ではそのチップ面積が増大する。こ
の結果、チップのコストが増大する上、配線長が長くな
９．そ゛れに起因する配線６瀘が増大し、Ｌ１３工のＩ
！６４化の大きな障害になってい友。

この発明は上記のような従来の多層配線構造の欠点を除
去するためになされたもので、４層のような多層配線を
電子計算機を援用して行ないやすいように配４１唄域の
配線をはしらせるべき格子（以下グリッドと云う）を、
２ノー配線の場合は縦横すべてのグリッドで、４層の場
せは第１．第２層はＺｎ（ｎは整数）のグリッドＣ１第
３．第４はＺｎ＋ｌ　（ｎは整数）で行ｔうようにする
ことにより、多層な配線が電子ｔｔｘｍ援用により可能
になる多層配線構造を提供することを目的としている。

以下、この発明の一実施例について説明する。

第２図は４層配線の例を示したもので、実線の（川は第
１層の配線を、＃ｉ！線の０２１は第２層の配線を、点
綴の０１は第３鳩の配線を、一点＠線の（１４）は第４
層の配線をボしている。空白の４角は第１層配縁［１１
）と＠２層配線０２のコンタクト（１句を、−黒丸は第
１層配線（ｌすと第４層配線０４とのコンタクトＱ輸を
、空白の丸は４３層配線０１と第４層配線０４とのコン
タクトαηを、黒い４角は第２層配線１１２１と第３１
ｍ記線■とのコンタクトを示している。

このような配線４造にすることにより、従来の呟子計４
機援用の配線方法（配線のグリッドマツプをメモリに割
り当て、未使用グリッドは０表示を、使用グリッドをｌ
ｆｉホする方法）が適用ＣきるＯ 第３図（ａ＞は第１ノー配線（ＩＩ）と第３層配線−及
び第２層配線０′４と第４Ｊｌｉ＃記線θ彎とがそれぞ
れ同一グリッド上に配線された場合の例を示し７ｔもの
で、（９）及び叫は第２ＩＩＩ配線１１２１と第３層配
線り濁、及び第３１−配ｌＩ崗と第４膚配ｍα荀を分離
するための絶縁層をそれぞれ示している。プロセス的に
はこのような配線ｆＩＩｌ造を取ると凸状の形状が強調
されるｎｌ造になシ製造が内線になる。また、計４機援
用の配線処理が内線であるが、第３図（１））に示すよ
うな本発明の配線＃造は凸状の形状がより少なくなるよ
　、うになるためプロセス的にもすぐれている。

上記実施例では配線層が連続して４１−ある場合につい
て説明したが、第４図に小しｆこように、半導体基板（
１）上に第１．第２の配線層を有する配線ｐ１１（至）
を形成し、さらにその上に半導体層（４）を形成し、こ
こにデバイスを形成し、さら盛こその上に第３、罫４の
配線層＠を形成するような、いわゆる３次元デバイスを
形成する場合、（１）及び＠の各層に存在する機能デバ
イスを配線で接続するときに、本発明による配ＩＡ４造
を用いることにより、従来の蓼子＃を算槻曖用技術を用
いて、有効に接続できる。この結果、果＃度の扁いＬＳ
Ｉを得ることができる。

以上のように、この発明によれば、第１．第２配線層と
第３．第４配線層を別個の配線グリッドにすることによ
り、従来の２ノ一配線層を用いた電子＃ｉ＃槻援用技術
を用いた配線方法ができるばかりでなく、多層化による
半導体表面の凹凸を低減し微細化プロセスを迩用Ｃきる
ようにした結果、Ａｉ密度なＬＳＩを得られる効果があ
る。

【図面の簡単な説明】

第１図は従来０２層配線層をゼするＬＳＩなどの半導体
装置の一部を示す斜視図、第２図はこの発明の一実施例
の一部を示すＬＳＩなどの半導体装置の配嶽−造を模式
的に示した説明図、第３図ｔａ）は従来方式による配線
ｓ４の４−配線半導体装置の部分断面図を示し、第３図
（０）はこの発明による４層配線半導体Ｉ！Ｉｃ−の部
分断面図−Ｃある。第４図は第２図の配線４慮を変形し
た場合の４層配線をイする半導体装置の概略斜視図であ
る。 図中、ｉｌ＋・・・半導体基板、（３）・・・６ｇ１絶
縁１−１＋７１・・・第２絶縁層、（１υ・・・第１層
配線、（１５？１・・・第２層配線、峙・・・第３層配
縁、０４）・・・第４層配線、＠・・・配線ｌ−１に）
・・・半導体層、に）・・・配線１−０代理人　　Ｓ　
野　僅　− 第１１’＜１ 第２図 ＸｆＪ向２す・ソトルク隔 第３図 第￥図 手続補正書（自発） 特許庁長官殿 １、事件の表示　　　　特願昭６８−１９０２８０号２
、発明の名称 半導体装置の多層配線構造 ３、補正をする者 ６、補正の対象 （１）明細書の発明の詳細な説明の欄 （２）図面 ６、　補正の内容 （１）明細書中筒８頁第８行にｒｚｎＪとあるのを「２
ｎ」以上

Claims (1)

【特許請求の範囲】
1. （１）　半導体ａｍの多−配線４造において、４１Ｉｆ
   １妃練及び第３層配線に直交する第２層配線及び！１４
   層配＃ｉ８配する場合に、それらの配線が割り当てられ
   るべき格子を、第１ＮＩ妃線及び第２ノー配線は偶数格
   子に、第３７ｄｌ配祿及び第番層配線は奇数格子に割り
   当てることを特徴とする半導体装１の多層配線−造。 （２３２ｆｔＭ配線を有する半導体装［を単位としてこ
   れを多段に積重ねた構造を有する半導体装ｆ／１１多コ
   おいて、各単位の同一方向の配線格子が重ならないよう
   に１格子ずつずらした構造を有する半導体装置の多層配
   線＃造。