JPS5892182A - 無線式有料テレビジヨンシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は無線式有料テレビジョンシステム、特にそのシ
ステムにおけるキーコード発生方式の改良に関する。

特定の加入者のみな対象として送信側から工／コード合
成テレビジョン信号な送信し、−この信号を受信側でデ
コードして通常のテレヒ゛ジョン画像を再生するように
構成される無線式有料テレヒ゛ジョンシステムにおいて
は、送信側でエンコードに際して使用するキーコードと
、受信夕１１でデコードに際して使用するキーコードと
は一致し、かつこのキーコードに一基づいて送信側での
エンコードの状態な示すイネーブル・コードな送信側か
ら受信側に伝送しなければならない。

第１図は上述した無線式有料テレビジョンシステムの基
本的な構成を示しており、１は送信側システム、２は受
信側システムである。送信側システムｌにおいて、１１
はエンコーダ、１２は送信装置で、エンコーダ１１はエ
ンコード回路１３及びキーコード回路１４から成る。ま
た受信側システム２において、２１はデコーダで、受信
回路２２、デコード回路お及びキーコード回路冴から成
る送信側システムｌで、エンコード回路１３には信号源
１５から送信すべきテレビジ″ヨン信号ケ構成する映像
信号、音声信号等が与えられ、該信号なキーコード回路
１４からのキーコードに基づいてエンコードし、該キー
コードと対応してエンコードの内容を示すイネーブル・
コード及び該イネーブル・コードとキーコードとの対応
関係な示す１ａグラム・ナンバー、その他の制御コード
等なエンコードされたテレビジョン信号に付加して送信
装置１２に供給し、受信側システム２に送信する。

受信側システム２では、受信回路ｎが受信したエンコー
ド化テレビジョン信号゛を、デコード回路器で処理し易
い信号形態（゛例えばベースバンドのビデオ信号、或い
は音声信号）に変換し、同時に前記イネーブル・コード
及び１ａグラム・ナンバーな検出する。これらの信号は
デコード回路器に供給され、該デコード回路はキーコー
ド回路囚からのキーコードによって前記受信信号中のエ
ンコード化テレビジョン信号の暗号化状態ケ識別してデ
コードし、通常のテレビジョン受像機５によっテ再生可
能なテレビジョン信号に変換して出力する。

面シて受信側システムにおける従来のキーコード発生方
式には大別して第２図（ａｌ、　（ｂｌに示す如く２通
りある。第２図（ａｌにおいて、キーコード回路２４は
メモリ２４１．メモリ制御回路２４２及びキーコードレ
ジスタ２４３から成り、メモリ２４１は複数個のキーコ
ードな予め記憶していて、デコード回路器から入力され
るプログラム・ナンノζ−ＰＢＫ応答してメモリ制御回
路２４２がメモリ２４１及びキーコードレジスタ２４３
す制御し、上記プログラム・ナンバーＰＨに対応するキ
ーコードなメモリ２４１から続出してキーコードレジス
タ２４３に記憶させる。

上記キーコードは前述したように、対応する時点でエン
コーダがテレビジョン信号のエンコードのために使用す
るキーコードと一致する内容を有しており、デコード回
路器において該キーコード回路準として前記イネーブル
・コードからエンコードの状態ケ識別しデコード動作が
行なわれる。

このようなキーコード発生方式なとる場合、前記メモリ
として電気的に書替え可能なメモリが使用されており、
システムが大規模となるばかりでなく、半導体メモリを
使用する場合は記憶保持のために無断電源を必要とする
。

これに対し第２図（１）ｌのキー・コード発生方式は演
算回路２４４がメモリ２４１とキーコードレジスタ２４
３との間に設けられている。メモリ２４１は演算回路２
４４の内容に対応する１種類のコードな記憶していて、
プログラム・ナンバーＰＢＫ応答してメモリ制御回路２
４２によって該コードが読出されて演算回路２４４に供
給され、プログラム・ナンバーＰＢと演算回路２４４　
Ｋより定まる演算処理を受けてキーコードが発生され、
キーコードレジスタ２４３に記憶される。

上述ノ方式においては、書替可能なメモリとして加入者
の操作可能なメカニカル・スイッチを使用しており、メ
モリとの間で演算なするコードの内容？デコーダ毎に異
なったものとすることにより、加入者に対して現われる
メモリ（スイッチの設定内容）はデコーダ毎に異なり１
機密性の向上が意図されている。

しかし、スイッチの設定内容の種類はプログラム・ナン
バーの有効数によって制約な受けることになり、機密性
の低下を招くと共にスイッチの誤操作の可能性もあり、
またメカニカル・スイイチの価格面での低減にも制約を
受ける。

本発明はかかる従来技術の欠亦を改良するためになされ
たもので、夫々異なる内容な記憶する複数個のメモリか
らエンコードに使用されるキーコードに対応するメモリ
選択信号に応答するものケ選択し、そのメモリ内容にデ
コーダ固有の演算処理ケ施してキーコードレジスタに読
取ってキーコードな得るように構成したことな特徴とす
る。

以下図面に示す実施例を参照して本発明な説明すると、
第３図において、１Ｘ−ＮＸは夫々異な□る内容な記憶
するメモリ、３はこれらの複数個のメモリからいずれか
１つな選択するためのメモリ選択回路、４は該選択回路
によって選択されたメモリの内容に本デコーダＸに１有
の演算処理を施すための演算回路、５はキーコードレジ
スタで、これらによってデコーダＸＶｃおけるキーコー
ド回路６が構成される。

デコード回路７はメモリ選択信号Ｍｌメモリ選択回路３
に供給し、キーコードを発生させる訳であるが、該キー
コードはエン建−ダのキーコードに一致しなければなら
ない。従ってエンコーダはある特産で使用するキーコー
ドに対応するメモリ選択信号ケエンコード信号に重畳し
て受信側に送信し、所期の目的に合ったメモリ選択がデ
コーダにおいて可能ならしめるように構成する。

またデコード回路７は演算回路４の内容をキーコードレ
ジスタ５へ読込むために、読取信号Ｒ２キーコードレジ
スタ５に送るが、これは従来のプログラム・ナンバー？
用いてもよく、或いは別途設定するようにしてもよい。

なお、演算回路はデコーダに固有であって、その演算内
容はデコーダ毎に異なる。

第４図及び第５図は本発明による前記メモリ。

メモリ選択回路、演算回路及びキーコードレジスタの具
体的な構成例ケ示す。同図において、メモリ等はｊカニ
カル・スイッチで構成してあり、キーコード？例えば２
進４ピツトの構成として送信側からの制御によって２種
類のキーコードの発生が可能であるように、メモリｌＪ
、２Ｊ及びＩＫ。

２にはこのキーコードに対応して２進４ビツトの２種類
のものから成る。なお、ここで１．Ｋ及びＪは夫々デコ
ーダＫ及び、ｌｌ’ｊ応することケあられしている。ま
たキーコードレジスタ５として４ビツトレジスタが用い
られている。

第４図で、メモリｌ　Ｋ及び２には記憶内容が。

例えば夫々１１１０．０１０１に設定されており。

メモ゛り選択回路３がメモリ選択信号Ｍｌ又はＭ２に応
答してｌＫ又は２にの記憶内容ケ選択し、出力端子ＭＡ
−ＭＤに出力する。

演算回路４は選択されたメモリ出力に所定の演算処理を
行なって正規のキーコードな得てキーコードレジスタ５
にセットする。即ち、デコーダが動作状態にセットされ
ても、そのデコード回路には通常一般には正規のキーコ
ードが入力されていない。そこでデコード回路が前述し
たように受信信号からメモリ選択信号及び読取信号？発
生し、夫々メモリ選択回路３及びキーコードレジスタ５
に供給して、対応するメモリの記憶内容？選択し演算回
路４で処理することにより正規のキーコード回路て、キ
ーコードレジスタ５にセットしデコード回路に供給する
。

而して、演算回路４の上記記憶内容？キーコードに変換
するための演算処理過程２次に説明する。

今、エンコーダにおいて使用されるキーコードｉ！：１
１０１と仮定すると、デコーダにおいてもこれに対応し
て正規動作のためのキーコードは１１０１、即ちキーコ
ードレジスタの出力端子ＫＡ〜ＫＤがＫＡ＝ｌ、ＫＢ＝
１．ＫＣ＝Ｏ，ＫＤ＝１となる必要がある。

演算回路４が第４図に示す演算処理機能な有しているの
で、メモリ選択回路３がメモリ選択信号Ｍｌに応答して
メモＩＪ　Ｉ　Ｋ　１選択すれば所定のキーコードが得
られることは明らかである。この場合、演算回路４は図
示の如く入力Ａ、　　Ｄ、　　Ｂ、　　Ｃｔ夫々出力Ａ
、Ｂ、Ｃ，ＤＫ対応させる演算処理２行なうが、これＩ
Ｐ（Ａ、Ｄ、Ｂ、Ｃ）と表示すると、演算回路４の出力
として、出力Ａ＝１゜出力Ｂ−１、出力Ｃ＝０．出力Ｄ
＝１り得るためには、メモリＩＫの出力はＡ＝＋、Ｂ＝
Ｏ，Ｃ二１、Ｄ＝１でなければならず、この時のメモリ
内容５Ｉ：Ｍ（ｔ、ｏ、１．ｌ）と表示し、キーコード
レジスタ５の内容も同様にしてＫＣｌ、１．０゜ｌＪの
如く表示すれば、第４図゛に示す演算回路４の演算処理
内容はＭ（１，Ｏ，１，１）ＸＦＣＡ。

Ｄ、　Ｂ、　　Ｃ）＝Ｋ（ｘ、　　１．０．　１）と表
示できる。

以上の演算処理過程はメモリ２　Ｋり選択する場合も同
様であり１Ｍ［、１，０，０）ＸＦ（Ａ、　Ｄ。

Ｂ、Ｃ）＝Ｋ［、ｏ、　　１．　Ｏ）で、また第５図の
実施例では、　Ｍ（０，ｌ、　Ｏ，１）ｘＦ〔Ｈ，Ａ、
　Ｄ。

Ｃ）＝Ｋ（１，０，１，Ｏ）と表示でき、メモリＩＫと
ｌＪとの内容が異なっていてもキーコードが一致するこ
とがわかる。

上述したように第４図及び第５図の実施例の如く２個の
メモＩＪ　ｋ内蔵せしめれば、送信側でキーコードを変
えた場合でも、送信側からの制御のみによりデコーダが
正規のキーコード？発生することが可能である。また、
適宜メモＩＪＩＫ、２にの内容？更新するか、或いは送
信側で頻繁にキーコード？切替えてこれに対応してデコ
ーダ？上述のように動作せしめることにより機密性が更
に向上する。

例えば、第４図の実施例では、前述したようにメモリ選
択信号ＭｌでメモリｌＫの内容Ｍ（ｔ、ｏ。

１．１〕カらキーコードＫＣｔ、　１．　ｏ、　ｔ）が
、またメモリ選択信号Ｍ２でメモリ２にの内容Ｍ［１゜
１、０．０］カラキ−コ−）’Ｋ（１，０，Ｉ、　０）
が夫々同一の演算回路により得られ、同様にして４ビツ
ト構成の他の演算回路について吟味すると。

前記演算内容の表示ＦＣ）の括弧内の４要素の順列の数
だけ、Ｆの種類（２４通り）が可能℃ある。

一方、２進数においてはその桁数が与えられると、その
中に含まれる　ｌ　（あるいは０　）の敬によって表現
し得る値の種類は決定され、その数は２項係数によって
定まり１例えば２進４ピツトであれば１次のようＫなる
。

１　の数　　　　表現し得る数の種類 ０　　　　　　　　４ＣＯ＝−１ １４ＣＩ　　＝　　４ ２　　　　　　　　４Ｃ２＝　　６ ３　　　　　　　　４Ｃ３＝　　４ ４　　　　　　　　４Ｃ４；１ 計　　　　　　　　　　　　　　　１６かくして必要と
するキーコードの値によって実質的に異なる内容のメモ
リの数は冴種類ではなく定まることになる。

上述した所より実際に本発明？適用する場合は。

キーコードとしてビット数の多いコードヶ採用すること
が必要となることが予想され、１６ビツト構成の場合は
次の通りである。

演算回路の種類　１６Ｐ１６　””　１６１１の数　　
　　　　　表現し得る数の種類１ １　　　　　　　　　　　１６ １２０ ５６０ ４　　　　　　　　　　１８２０ ５　　　　　　　　　　４３６８ ６　　　　　　　　　　８００８ ７　　　　　　　　　１１４４０ ８　　　　　　　　　１２８７０ ９　　　　　　　　　１１４４０ １０　　　　　　　　　　８００８ １１　　　　　　　　　　４３６８ １２　　　　　　　　　　１８２０ １３　　　　　　　　　　．５６０ １４　　　　　　　　　　１２０ 】５１６ １６　　　　　　　　　　　１ キーコードとして１”＆６〜１０個含むもの？使用すれ
ば、メモリとしては１００００種類前後髪設定すること
が可能であり、充分実用に供し得る。

またキーコードの総数も（８００８＋１１４４０　）Ｘ
２＋１２８７０＝５１７６６種類も可能である。勿論こ
れは一例であって、もつと少ないビット構成のキーコー
ド設定でも充分実用性がある。

【図面の簡単な説明】

第１図は無線式有料テレビジョンシステムの基本的構成
ケ示すブロック図、第２図（ａｌ、　（ｂｌは従来のキ
ーコード発生方式ケ示すブロック図、第３図は本発明に
よるキーコード発生方式の一実施例を示すブロック図、
第４図及び第５図は該実施例におけるメモリ、メモリ選
択回路及び演算回路の具体的構成例ン示す路線図である
。 １に、２に、ＩＪ、２Ｊ・・・メモリ、３・・・メモリ
選択回路、４・・・演算回路、５・・・キーコードレジ
スタ。

Claims (1)

1. 【特許請求の範囲】 （１１受信側デコーダに、複数のメモリと、デコーダ毎
   に異なる演算内容の演算口ｉ路と、上記メモリの内容な
   選択して上記演算回路に与えるメモリ選択回路と、上記
   演算回路の演算結果なキーコードレジスタに記憶させか
   つ該キーコードレジスタよりキーコードなデコード回路
   に供給する手段とを備え、上記メモリ選択回路が送信側
   からの制御信号に応答して上記キーコードが送信側のキ
   ーコードと一致するように制御されるように構成された
   こと？！：％微とする無線式有料テレビジョンシステム
   。 （２）　　前記キーコードが２進数で構成され、かつ前
   記演算回路が、その入力２進数の桁の重みな変更するよ
   うに演算処理する如く構成されていることＩｋ特徴とす
   る特許請求の範囲第１項記載の無線式有料テレビジョン
   システム。