JPS5892251A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5892251A JPS5892251A JP56190352A JP19035281A JPS5892251A JP S5892251 A JPS5892251 A JP S5892251A JP 56190352 A JP56190352 A JP 56190352A JP 19035281 A JP19035281 A JP 19035281A JP S5892251 A JPS5892251 A JP S5892251A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- cut
- cavity
- insulation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の技術分野
本発明は半導体装置、特に配線を選択的に切断すること
によりプログラミングされる読出し専用記憶装置（ＦＲ
ＯＭ）、及び冗長ビットを切断する記憶装置の製造方法
に関す。
によりプログラミングされる読出し専用記憶装置（ＦＲ
ＯＭ）、及び冗長ビットを切断する記憶装置の製造方法
に関す。
（２） 従来技術と問題点
従来技術においてＦＲＯＭのプログラミングを行う方法
の一つに、ビット線またはワード線配線を大電流にエリ
溶断する方法がある。この場合には切断すべき位置にお
いて例えば多結晶シリコン層重りなる配線は予め細く薄
く形成されるが、かかるシリコン層を溶断するためには
一般の使用例に比較してかなり大きい電力が必要とされ
て、しかも必要な電流の値が確定的でないために処理の
再現性が乏しい、更にシリコン層は熔融によって切断さ
れるために、切断位醍の周囲にシリコンが飛散付着して
場合によっては短絡の危険を伴う。
の一つに、ビット線またはワード線配線を大電流にエリ
溶断する方法がある。この場合には切断すべき位置にお
いて例えば多結晶シリコン層重りなる配線は予め細く薄
く形成されるが、かかるシリコン層を溶断するためには
一般の使用例に比較してかなり大きい電力が必要とされ
て、しかも必要な電流の値が確定的でないために処理の
再現性が乏しい、更にシリコン層は熔融によって切断さ
れるために、切断位醍の周囲にシリコンが飛散付着して
場合によっては短絡の危険を伴う。
父、前記ＦＲＯＭの他にメモリ書換え機能を有する記憶
装置ｆｆｉ （ＲＷＭ ）においても、予め冗長ピッ）
ｆ形成しておき、核記憶素子製造工程の終りに余剰の冗
長ビットを選択的に切断することが行われるが、この場
合の配線の切断に関してｔ前記ＦＲＯＭの配線の切断と
同様の方法が従来性われている。
装置ｆｆｉ （ＲＷＭ ）においても、予め冗長ピッ）
ｆ形成しておき、核記憶素子製造工程の終りに余剰の冗
長ビットを選択的に切断することが行われるが、この場
合の配線の切断に関してｔ前記ＦＲＯＭの配線の切断と
同様の方法が従来性われている。
また例えばＦＲＯＭについて、そのグログラきングを素
子製造工程の流れを一部プールして実施する場合等に訃
いて、配線パターン等の保腰のために、配線形成波速に
絶縁膜にて被覆することが望ましいが、絶縁膜被覆下で
前記従来の方法により配線の切断を行った場合には配線
の切断の信頼度が低く、通ｆＦｉ絶縁膜による配線パタ
ーンの被覆以前に、％）シ（は、絶縁膜の所要部分に開
口を設けて前記従来技術による配線の切断を行っている
。
子製造工程の流れを一部プールして実施する場合等に訃
いて、配線パターン等の保腰のために、配線形成波速に
絶縁膜にて被覆することが望ましいが、絶縁膜被覆下で
前記従来の方法により配線の切断を行った場合には配線
の切断の信頼度が低く、通ｆＦｉ絶縁膜による配線パタ
ーンの被覆以前に、％）シ（は、絶縁膜の所要部分に開
口を設けて前記従来技術による配線の切断を行っている
。
以上述べた従来技術による問題点を解決する製造方法と
して、配線パターンを切断位置においてエネルギ線照射
にエリ加熱する方法が提案されている。その−例として
は、多結晶シリコンよりなる配線パターンを突起部分を
有する第一の絶縁膜上に配設し、更に診配線パターンを
被覆する第二の絶縁膜を設けた後に、該第二の絶縁Ｍを
介してエネルギＳを照射することにより、第一の絶縁膜
の皺突起士及びその近傍の該配ＩＩＪを形成する多結晶
シリコンを加熱融解して、第一の絶縁膜の該突起外の部
分上に堆積せしめることにより該配線を切断する方法が
ある。また他の例としては、配線）少くトも一部をモリ
ブテン（Ｍｏ）、タングステｙ （Ｗ ）等の金属によ
り形成し、蚊配線パターンを被覆する絶縁膜を設けた後
にし絶縁膜を介してエネルギ線を照射することにエリ、
し金属の少（とも一部を加熱して化合物として昇華せし
めて該配線を切断する方法がある。
して、配線パターンを切断位置においてエネルギ線照射
にエリ加熱する方法が提案されている。その−例として
は、多結晶シリコンよりなる配線パターンを突起部分を
有する第一の絶縁膜上に配設し、更に診配線パターンを
被覆する第二の絶縁膜を設けた後に、該第二の絶縁Ｍを
介してエネルギＳを照射することにより、第一の絶縁膜
の皺突起士及びその近傍の該配ＩＩＪを形成する多結晶
シリコンを加熱融解して、第一の絶縁膜の該突起外の部
分上に堆積せしめることにより該配線を切断する方法が
ある。また他の例としては、配線）少くトも一部をモリ
ブテン（Ｍｏ）、タングステｙ （Ｗ ）等の金属によ
り形成し、蚊配線パターンを被覆する絶縁膜を設けた後
にし絶縁膜を介してエネルギ線を照射することにエリ、
し金属の少（とも一部を加熱して化合物として昇華せし
めて該配線を切断する方法がある。
以上述べた例の如く、配線パターンを絶縁膜で被覆し、
該絶縁膜を介してエネルギ線を照射して配線を切断する
場合には、該絶縁膜の下に配線の切断された部分が空洞
となって残る結果となる。
該絶縁膜を介してエネルギ線を照射して配線を切断する
場合には、該絶縁膜の下に配線の切断された部分が空洞
となって残る結果となる。
この空洞の部分においては該絶縁膜が機械的に弱くなり
、また該絶縁膜によるゲッタリング効果が得られないな
どの不都合を生ずる。
、また該絶縁膜によるゲッタリング効果が得られないな
どの不都合を生ずる。
（３）発明の目的
本発明は基体十に配線パターンを形成し、該配線パター
ンを被覆する絶縁膜を設けて、該絶縁膜を介して第一の
エネルギ線照射を行って該配線の一部を切断する半導体
装董の製造方法において、該配線切断位置における該絶
縁膜下の空洞を除去することを目的とする。
ンを被覆する絶縁膜を設けて、該絶縁膜を介して第一の
エネルギ線照射を行って該配線の一部を切断する半導体
装董の製造方法において、該配線切断位置における該絶
縁膜下の空洞を除去することを目的とする。
（４）発明の構成
本発明の前記目的は、前記配線の切断後第二のエネルギ
線照射にエリ、該配線切断位置上の該絶縁膜を加熱融解
して、基体面に密着せしめることにより達成される。
線照射にエリ、該配線切断位置上の該絶縁膜を加熱融解
して、基体面に密着せしめることにより達成される。
（５）発明の実施例
以下本発明を実施例により図面を参照して具体的に説明
する。
する。
第１図−）乃至（ｃ）は本発明の第一の実施例を示すｍ
ｍ図である。第１図（ａ）において、第一の絶縁膜ｌは
厚さがＯ，Ｉβｍ程度であるが、その突起２の部分にお
いては厚さが約１μｍに形成されている◎本実施例にお
いてはこの第一の絶に膜１＃−ｉ二酸化シリコン（Ｓ１
０．）にエリ形成されているが、他の絶縁材料例えば窒
化シリコン（Ｓ ｉｓ Ｎ４ ）等であってもよく、又
、５１ｓＮ４１こＬりなる絶縁Ｍｌ上に゛Ｓ１０．エリ
なる突起２を設けてもよい、３は第一の絶縁膜１上に形
成された多結晶シリコンよりなる配線であり、突起２を
横断する構成となっている。４は配線パターンを被すす
る第二の絶縁膜であって、本実施例においては燐珪酸ガ
ラス（ｐｈｏｓｐｈｏ ５ｉｔｉｃａｔｅ ｇｔａｓｓ
以下ＰＳＧという）によって形成されているが、他の７
１」ケートガラスもしくは低融点ガラス等であってもよ
く、厚さは１μｍ程度以下である。
ｍ図である。第１図（ａ）において、第一の絶縁膜ｌは
厚さがＯ，Ｉβｍ程度であるが、その突起２の部分にお
いては厚さが約１μｍに形成されている◎本実施例にお
いてはこの第一の絶に膜１＃−ｉ二酸化シリコン（Ｓ１
０．）にエリ形成されているが、他の絶縁材料例えば窒
化シリコン（Ｓ ｉｓ Ｎ４ ）等であってもよく、又
、５１ｓＮ４１こＬりなる絶縁Ｍｌ上に゛Ｓ１０．エリ
なる突起２を設けてもよい、３は第一の絶縁膜１上に形
成された多結晶シリコンよりなる配線であり、突起２を
横断する構成となっている。４は配線パターンを被すす
る第二の絶縁膜であって、本実施例においては燐珪酸ガ
ラス（ｐｈｏｓｐｈｏ ５ｉｔｉｃａｔｅ ｇｔａｓｓ
以下ＰＳＧという）によって形成されているが、他の７
１」ケートガラスもしくは低融点ガラス等であってもよ
く、厚さは１μｍ程度以下である。
切断しようとする配線について、前記突起２及びその近
傍に第一のエネルギ耐照射を行う。このエネルギ線とし
ては、第二の絶縁膜４には殆んど吸収されず、多結晶シ
リコンエリ力る配線３番こ吸収される性質をもつものと
して、例えはアルゴン（Ａｒ ）レーザ（波長λ＝４８
８．２μｍ、５１４．５μｍ）或いはＹＡＧレーザ（波
長λ＝１．０６μｍ）の連続波又はパルスの５Ｗ乃至２
０Ｗ程度のビーム、或いは加速電圧３０ＫＶ’ｌ流２０
０μ八程度の電子ビームを用いる。
傍に第一のエネルギ耐照射を行う。このエネルギ線とし
ては、第二の絶縁膜４には殆んど吸収されず、多結晶シ
リコンエリ力る配線３番こ吸収される性質をもつものと
して、例えはアルゴン（Ａｒ ）レーザ（波長λ＝４８
８．２μｍ、５１４．５μｍ）或いはＹＡＧレーザ（波
長λ＝１．０６μｍ）の連続波又はパルスの５Ｗ乃至２
０Ｗ程度のビーム、或いは加速電圧３０ＫＶ’ｌ流２０
０μ八程度の電子ビームを用いる。
このエネルギ線の照射によって配線３を構成する多結晶
り１ノコンが加熱されて融解し、第１図（ｂ）に示す如
く、突起２上にあった多結晶シリコンは突起２以外の第
一の絶縁１１１１の厚さの小さい部分に引込まれて、そ
こに堆積５を形成し、配＃３は切断される。この際にこ
の１部分の第二の絶縁膜４は着干持上げられるが、配線
３が切断された突起２の近傍において、この第二の絶縁
膜４の下ζこ空洞６が残される。
り１ノコンが加熱されて融解し、第１図（ｂ）に示す如
く、突起２上にあった多結晶シリコンは突起２以外の第
一の絶縁１１１１の厚さの小さい部分に引込まれて、そ
こに堆積５を形成し、配＃３は切断される。この際にこ
の１部分の第二の絶縁膜４は着干持上げられるが、配線
３が切断された突起２の近傍において、この第二の絶縁
膜４の下ζこ空洞６が残される。
この空洞６が残された配＃３の切断位置上の第゛二の絶
縁１［Ｉ４に第二のエネルギ線照射を行う。この第二の
エネルギ線としては、レーザ元イこついては例えば炭酸
ガスレーザ（波長λ＝１０．６μｍ）の連続波の１０〜
１５Ｗ８度のビーム、あるいはパルス波、或いにフラッ
ジ−ライトを集光したもの、又は加速電圧５〜ｌ０ＫＶ
程ぽの電子ビーム等を用いる。
縁１［Ｉ４に第二のエネルギ線照射を行う。この第二の
エネルギ線としては、レーザ元イこついては例えば炭酸
ガスレーザ（波長λ＝１０．６μｍ）の連続波の１０〜
１５Ｗ８度のビーム、あるいはパルス波、或いにフラッ
ジ−ライトを集光したもの、又は加速電圧５〜ｌ０ＫＶ
程ぽの電子ビーム等を用いる。
この第二のエネルギ線照射にエリ、第１図（ｅ）に示す
如く、第二の絶縁ｐｓ４は加熱融解されて、基体に密着
し、空洞６は消滅する。
如く、第二の絶縁ｐｓ４は加熱融解されて、基体に密着
し、空洞６は消滅する。
次に第２図（ａ）乃至（ｅ）は本発明の第二の実施例を
示す断面図である・第２し１（ａ）において、１１は下
地であるＳ１０！層であって、選択的に切断する可能性
のめる配Ｍ１２は多結晶シリコンにＬり形成されるが、
切断予１位置において切断され、該切断部分の間隙Ｇが
１乃至３μｍ程度に形成されている。この間隙Ｇｓ分ｔ
ＪＭｏ配線１３にエリ接続されている。この配線パター
ン１２及び１３は絶縁膜１４４こよって被覆されている
が、この絶縁膜１４はＰＳＧ等の第一の実施例と同様の
材料によって形成され、その厚さ％１１μｍｌ！Ｉｆ以
下である。
示す断面図である・第２し１（ａ）において、１１は下
地であるＳ１０！層であって、選択的に切断する可能性
のめる配Ｍ１２は多結晶シリコンにＬり形成されるが、
切断予１位置において切断され、該切断部分の間隙Ｇが
１乃至３μｍ程度に形成されている。この間隙Ｇｓ分ｔ
ＪＭｏ配線１３にエリ接続されている。この配線パター
ン１２及び１３は絶縁膜１４４こよって被覆されている
が、この絶縁膜１４はＰＳＧ等の第一の実施例と同様の
材料によって形成され、その厚さ％１１μｍｌ！Ｉｆ以
下である。
切断しＬうとする配線について、前記Ｍｏ配線１３部分
に第一のエネルギ線照射を行う、この第一のエネルギ線
の選択は第一の実施例と同様であって、ビーム径は通常
はＭｏ配＃１３の長さ程度とする。この第一のエネルギ
線照射の際の雰囲気は酸化性であることが望ましいが、
絶縁ｐＡ１４がＰＳＧ等酸化物であるときは、通常の９
気であってもよい。
に第一のエネルギ線照射を行う、この第一のエネルギ線
の選択は第一の実施例と同様であって、ビーム径は通常
はＭｏ配＃１３の長さ程度とする。この第一のエネルギ
線照射の際の雰囲気は酸化性であることが望ましいが、
絶縁ｐＡ１４がＰＳＧ等酸化物であるときは、通常の９
気であってもよい。
前記エネルギ線照射に１ってＭｏを約５００℃以上に加
熱するとき、ＭＯは急激に酸化物Ｍｏｏｎとなって昇華
し、絶縁膜１４を通過して雰囲気生新が切慶１され空洞
１５を生ずる。
熱するとき、ＭＯは急激に酸化物Ｍｏｏｎとなって昇華
し、絶縁膜１４を通過して雰囲気生新が切慶１され空洞
１５を生ずる。
この空洞１５が残された配線１２の切断位置！上の絶縁
膜１４（こ第一の実施例と同様の第二のエネルギＩｉＩ
照射を行うことにエリ、第２図（ｃ）に示す如く絶縁膜
１４は加熱融解されて、基体に密着し空洞１５は消滅す
る。
膜１４（こ第一の実施例と同様の第二のエネルギＩｉＩ
照射を行うことにエリ、第２図（ｃ）に示す如く絶縁膜
１４は加熱融解されて、基体に密着し空洞１５は消滅す
る。
以上説明した各実施例における第−及び第二のエネルギ
線照射は、切断位置を選択した後にプログラムすること
にエリ、−一プログラムによってＮ、ｔはマイクロコン
ピュータによって制御されるＸＹ方向走行テーブルを用
いてすべて自動的に行うことができる。或いは又、各照
射位置について第一のエネルギ線と第二のエネルギ線と
を順次照射し、又は同時に照射することに１つでも目的
を達成することが可能である。
線照射は、切断位置を選択した後にプログラムすること
にエリ、−一プログラムによってＮ、ｔはマイクロコン
ピュータによって制御されるＸＹ方向走行テーブルを用
いてすべて自動的に行うことができる。或いは又、各照
射位置について第一のエネルギ線と第二のエネルギ線と
を順次照射し、又は同時に照射することに１つでも目的
を達成することが可能である。
（６）発明の効果
本発明は基体士に配線パターンを形成し、該配線パター
ンを被覆する絶縁膜を介して第一のエネルギ線照射を行
って、該配線の一部を切断する際に残置される空洞を、
第二のエネルギ線照射に１す、該配線切断位置上の該絶
縁膜を加熱融解して基体面に密着せしめることに１って
消滅せしめ、該絶縁膜の機械的節度を向上し、ゲッタリ
ング効果等の絶ｆ１被橿膜の効果を確保するものであっ
て特に本発明の方法６コンピ、−夕に制御される自ｗ１
処理に工〈なじむものであって、配線パターンの一部を
選択的に切断する半導体装置の歩留りの数置及び信ｗ４
度の向上に大きい効果を有する。
ンを被覆する絶縁膜を介して第一のエネルギ線照射を行
って、該配線の一部を切断する際に残置される空洞を、
第二のエネルギ線照射に１す、該配線切断位置上の該絶
縁膜を加熱融解して基体面に密着せしめることに１って
消滅せしめ、該絶縁膜の機械的節度を向上し、ゲッタリ
ング効果等の絶ｆ１被橿膜の効果を確保するものであっ
て特に本発明の方法６コンピ、−夕に制御される自ｗ１
処理に工〈なじむものであって、配線パターンの一部を
選択的に切断する半導体装置の歩留りの数置及び信ｗ４
度の向上に大きい効果を有する。
第１図（ａ）乃至（ｃ）及び第２図（ａ）乃至（ｃ）ｎ
本発明の実施例を示す断面図である。 図において、１は第一の絶縁膜、２ａその突起、３は多
結晶シリコン配線、４は第二の絶［膜、５４多結晶シリ
コンの堆積、６は空洞、ｌ］ｔｉｓｉＯ＊ｌ−１１２は
多結晶シリコン配縁、１３はＭｏ配線、１４は絶縁膜、
１５は空洞を示す。 第１図（η） ３ 第１図（トラ 第１図（す 第２ Ｉｌｌ （ｂ） 第２図（す ／４
本発明の実施例を示す断面図である。 図において、１は第一の絶縁膜、２ａその突起、３は多
結晶シリコン配線、４は第二の絶［膜、５４多結晶シリ
コンの堆積、６は空洞、ｌ］ｔｉｓｉＯ＊ｌ−１１２は
多結晶シリコン配縁、１３はＭｏ配線、１４は絶縁膜、
１５は空洞を示す。 第１図（η） ３ 第１図（トラ 第１図（す 第２ Ｉｌｌ （ｂ） 第２図（す ／４
Claims (1)
- 基体上に配線パターンを形成し、骸配紳ノ（ターをンを
被覆する絶縁膜を介して第一のエネルギ線照射を行って
、該配線の一部を切断する半導体装置の製造方法におい
て、該配線の切断後第二のエネルギ線照射により、骸配
線切断位置上の該絶縁膜を加熱融解して、該基体面に密
着せしめることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190352A JPS5892251A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190352A JPS5892251A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892251A true JPS5892251A (ja) | 1983-06-01 |
| JPS611902B2 JPS611902B2 (ja) | 1986-01-21 |
Family
ID=16256758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190352A Granted JPS5892251A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60177649A (ja) * | 1984-02-24 | 1985-09-11 | Toshiba Corp | ヒユ−ズの切断方法 |
| JPS6334952A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 半導体装置内の回路選択用ヒユ−ズ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188612A (ja) * | 1992-12-21 | 1994-07-08 | Tokin Corp | 誘電体フィルタ |
-
1981
- 1981-11-27 JP JP56190352A patent/JPS5892251A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60177649A (ja) * | 1984-02-24 | 1985-09-11 | Toshiba Corp | ヒユ−ズの切断方法 |
| JPS6334952A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 半導体装置内の回路選択用ヒユ−ズ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS611902B2 (ja) | 1986-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521971B2 (en) | Metal fuse in copper dual damascene | |
| US4740485A (en) | Method for forming a fuse | |
| US4751197A (en) | Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator | |
| EP0090565B1 (en) | Process for selectively cutting an electrical conductive layer by irradiation with an energy beam | |
| JPS58161361A (ja) | 半導体装置の製造方法 | |
| JPH04267366A (ja) | 薄膜抵抗器 | |
| JPH0563891B2 (ja) | ||
| JP2769332B2 (ja) | 電気的にプログラム可能な集積回路の製法 | |
| JPH01184861A (ja) | レーザ光によるトリミング方法 | |
| JPS5892251A (ja) | 半導体装置の製造方法 | |
| JPS5892252A (ja) | 半導体装置の製造方法 | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JPH0350756A (ja) | 半導体集積回路の製造方法 | |
| JPH0760853B2 (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JPS5867042A (ja) | 半導体装置の製造方法 | |
| JPS5814525A (ja) | 半導体装置の製造方法 | |
| JPS5878454A (ja) | 半導体装置の製造方法 | |
| JPS5961171A (ja) | ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法 | |
| JPS58115835A (ja) | 半導体装置の埋込配線形成方法 | |
| JPH1050852A (ja) | 半導体装置の製造方法 | |
| JPH077806B2 (ja) | 半導体装置 | |
| JPH0638454B2 (ja) | ヒユ−ズ切断による半導体装置の製造方法 | |
| JPH05251564A (ja) | 半導体装置の製造方法 | |
| JPH03116755A (ja) | 集積回路装置とその製造方法 | |
| JPS6122652A (ja) | 半導体装置 |