JPS5893324A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5893324A JPS5893324A JP56192530A JP19253081A JPS5893324A JP S5893324 A JPS5893324 A JP S5893324A JP 56192530 A JP56192530 A JP 56192530A JP 19253081 A JP19253081 A JP 19253081A JP S5893324 A JPS5893324 A JP S5893324A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- oxide film
- contact window
- aluminum
- cvd oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置において、特に信頼性の向上に関
するものである。
するものである。
半導体装置の一例として、電界効果トランジスタの一例
を第1図に示す。第1図は一主面側にソースおよびゲー
ト電極を設け、他主面側にドレイン電極を設けた、縦型
電界効果トランジスタが、N型半導体基板1内に、P型
層2.N生型層3.ゲート酸化膜4およびゲート電極5
を形成l、ゲート電極5とソース電極9との絶縁のため
ICCVD酸化膜6が形成される。その後信頼性向上の
ために、CVD 酸化膜6上に!J7ガ’)スCP8G
>層がPOC/3拡散等により形成され、電極とのコン
・タクト窓8がフォトリソグラフィー技術にて形成され
る。従来の、アルミニウムソース電極9下にリンガラス
(pso)層7が形成された構造では、PEG中のリン
が溶は出し、水分によるアルミニウム腐食を促進し、ア
ルミニウム電極が断線したり。
を第1図に示す。第1図は一主面側にソースおよびゲー
ト電極を設け、他主面側にドレイン電極を設けた、縦型
電界効果トランジスタが、N型半導体基板1内に、P型
層2.N生型層3.ゲート酸化膜4およびゲート電極5
を形成l、ゲート電極5とソース電極9との絶縁のため
ICCVD酸化膜6が形成される。その後信頼性向上の
ために、CVD 酸化膜6上に!J7ガ’)スCP8G
>層がPOC/3拡散等により形成され、電極とのコン
・タクト窓8がフォトリソグラフィー技術にて形成され
る。従来の、アルミニウムソース電極9下にリンガラス
(pso)層7が形成された構造では、PEG中のリン
が溶は出し、水分によるアルミニウム腐食を促進し、ア
ルミニウム電極が断線したり。
誤動作することがらり九〇
本発明は、これらの欠点を除去するためKなされたもの
である。
である。
本発明の特徴は、半導体装置において第1のCVD酸化
膜を形成した後、リンガラス層(P2O)を形成し、電
極との接続のためのコンタク)Illを形成後、第2の
CVD酸化膜を形成し、電極との接続のためのコンタク
ト窓を再度形成したのち電極を形成した半導体装置にあ
る。すなわち、コンタクト窓を形成した後、不純物の#
1とんど含まないCVD膜を形威し、再度コンタクト窓
を形成したのちアルミニウム電極を形成したもので、以
下図面について詳細に説明する。
膜を形成した後、リンガラス層(P2O)を形成し、電
極との接続のためのコンタク)Illを形成後、第2の
CVD酸化膜を形成し、電極との接続のためのコンタク
ト窓を再度形成したのち電極を形成した半導体装置にあ
る。すなわち、コンタクト窓を形成した後、不純物の#
1とんど含まないCVD膜を形威し、再度コンタクト窓
を形成したのちアルミニウム電極を形成したもので、以
下図面について詳細に説明する。
第2図は本発明の実施例であり、1はN型基板。
2はN型基板1内に形成されたP型拡散層を示す。
3はP型拡散層2内に形成されたN+型型数散層4はゲ
ート酸化膜、5はゲート電極、6はCVD酸化膜、7は
リンガラス(P2O)層、8は電極とのコンタクト窓、
11は以上形成後に不純物をほとんど含まないCVD酸
化膜を形成後、再度コンタクト窓8を空けCVD酸化膜
11を形成した後。
ート酸化膜、5はゲート電極、6はCVD酸化膜、7は
リンガラス(P2O)層、8は電極とのコンタクト窓、
11は以上形成後に不純物をほとんど含まないCVD酸
化膜を形成後、再度コンタクト窓8を空けCVD酸化膜
11を形成した後。
アルミソース電極9を形成したものである。10は他主
面に形成され九ドレン電極10である。
面に形成され九ドレン電極10である。
本構造によれば、従来のようにアルミソース電極とは離
れてP2O膜があるため、従来のようKは、アルミ腐蝕
を促進しないため寿命の長い信頼性の高い製品が得られ
効果が大きい。
れてP2O膜があるため、従来のようKは、アルミ腐蝕
を促進しないため寿命の長い信頼性の高い製品が得られ
効果が大きい。
なお本発明は、実施例として電界効果トランジスタにつ
いて述べたが、勿論ICsCsバイポーラトランジスタ
も適用できる。
いて述べたが、勿論ICsCsバイポーラトランジスタ
も適用できる。
第1図は従来の電界効果トランジスタの断面図。
第2図は本発明実施例による構造を各々示す。
なお図面において、l・・・・・・N型半導体基板、2
・・・・・・P型領域、3・・・・・・N+型領領域4
・・・・・・ゲート酸化膜、5・・・・・・ゲート電極
% 6,11・・・・・・CVD酸化酸化膜子・・・・
・・リンガラス(P2O)層、8・・・・・・コンタク
ト窓%9・・・・・・アルiニクムソース電極%lO・
・・・・・ドレイン電極、である。
・・・・・・P型領域、3・・・・・・N+型領領域4
・・・・・・ゲート酸化膜、5・・・・・・ゲート電極
% 6,11・・・・・・CVD酸化酸化膜子・・・・
・・リンガラス(P2O)層、8・・・・・・コンタク
ト窓%9・・・・・・アルiニクムソース電極%lO・
・・・・・ドレイン電極、である。
Claims (1)
- 半導体装置において、基板上に第1のCVD酸化膜が形
成され、該第1のCVD酸化膜上にリンガラス層(PE
G)が形成されて、電極との接続のためのコンタクト窓
が形成され、さらに第2のCVD酸化膜が形成されて前
記電極との接続のためのコンタクト99が再度形成され
たのちに電極が形成されていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192530A JPS5893324A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192530A JPS5893324A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893324A true JPS5893324A (ja) | 1983-06-03 |
Family
ID=16292807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192530A Pending JPS5893324A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893324A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276536A (ja) * | 1985-09-27 | 1987-04-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| WO2016063630A1 (ja) * | 2014-10-24 | 2016-04-28 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52104087A (en) * | 1976-02-27 | 1977-09-01 | Hitachi Ltd | Preparation of inter-layer insulation film utilized in multi-layer wir ing of electronic parts |
| JPS52131481A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Manufactuer fo semiconductor device |
| JPS5460558A (en) * | 1977-10-24 | 1979-05-16 | Hitachi Ltd | Electrode forming method |
-
1981
- 1981-11-30 JP JP56192530A patent/JPS5893324A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52104087A (en) * | 1976-02-27 | 1977-09-01 | Hitachi Ltd | Preparation of inter-layer insulation film utilized in multi-layer wir ing of electronic parts |
| JPS52131481A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Manufactuer fo semiconductor device |
| JPS5460558A (en) * | 1977-10-24 | 1979-05-16 | Hitachi Ltd | Electrode forming method |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276536A (ja) * | 1985-09-27 | 1987-04-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| WO2016063630A1 (ja) * | 2014-10-24 | 2016-04-28 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP2016086064A (ja) * | 2014-10-24 | 2016-05-19 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| CN106716609A (zh) * | 2014-10-24 | 2017-05-24 | 住友电气工业株式会社 | 碳化硅半导体装置 |
| US10014258B2 (en) | 2014-10-24 | 2018-07-03 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device having gate electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5946107B2 (ja) | Mis型半導体装置の製造法 | |
| JPS6070766A (ja) | 半導体装置の製造方法 | |
| JPS5816337B2 (ja) | 半導体装置の製造方法 | |
| JPS5893324A (ja) | 半導体装置 | |
| JPS62126675A (ja) | 半導体装置及びその製造方法 | |
| JPH0258874A (ja) | 半導体集積回路装置 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPS58190B2 (ja) | ゼツエンゲ−トガタデンカイコウカトランジスタ | |
| JPS597229B2 (ja) | 半導体装置の製造方法 | |
| JPH03239368A (ja) | 半導体装置 | |
| JPS60130163A (ja) | 半導体集積回路 | |
| JPS5923468B2 (ja) | 半導体装置の製造方法 | |
| JPS5994873A (ja) | Mosトランジスタ | |
| JPS60103661A (ja) | 半導体集積回路装置 | |
| JPS6028247A (ja) | 半導体装置 | |
| JPH0260167A (ja) | 半導体装置 | |
| JPS6011473B2 (ja) | Mis型半導体装置 | |
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JPS60121769A (ja) | Mis半導体装置の製法 | |
| JPS6249737B2 (ja) | ||
| JPH0414497B2 (ja) | ||
| JPS6421965A (en) | Mos transistor | |
| JPH07101694B2 (ja) | 半導体装置の製造方法 | |
| JPS58182872A (ja) | 半導体装置およびその製造方法 | |
| JPS6238857B2 (ja) |