JPS5894039A - コンソ−ル制御装置の障害処理方式 - Google Patents

コンソ−ル制御装置の障害処理方式

Info

Publication number
JPS5894039A
JPS5894039A JP56190759A JP19075981A JPS5894039A JP S5894039 A JPS5894039 A JP S5894039A JP 56190759 A JP56190759 A JP 56190759A JP 19075981 A JP19075981 A JP 19075981A JP S5894039 A JPS5894039 A JP S5894039A
Authority
JP
Japan
Prior art keywords
processor
processors
control device
fault
console control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56190759A
Other languages
English (en)
Other versions
JPS624744B2 (ja
Inventor
Yasuyuki Yamada
山田 安幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56190759A priority Critical patent/JPS5894039A/ja
Publication of JPS5894039A publication Critical patent/JPS5894039A/ja
Publication of JPS624744B2 publication Critical patent/JPS624744B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はS2台のプロセッサをもつコンソール制御装置
の障害処理方式に関する。
従来、マイクロプロセッサを用いたコンソール制御装置
では、マイクロプロセッサによる構成上プロセッサ周辺
、あるいはメモリ周辺等における障害を検知しても、以
後の動作の保証がなく、正しい障害処理ができなかった
。また信頼性向上のためプロセッサを2重化し、通常は
2台のプロセッサで処理の分担、互の監視等を行ってい
ても、−万のプロセッサに障害が発生した場合、そのプ
ロセッサの処理機能の代行は他方でできるが、依然とし
て相手側の障害処理を行う手段がなかった。
本発明の目的は、コンソールプロセッサの一方に障害が
発生した場合、他方のプロセッサから障害情報を採取す
るとともに1回復処理ができる手段を得ることにある。
本発明の一実施例を第1図により説明する。
ッサ第1とルロセッサ書2は対等の機能をもちそれぞれ
マイクロプロセッサユニット3を中心にしてA−BUS
7およびB−BUSBを介して主記憶装置4、ノOアダ
プタ群5.6との間で通常の動作を実行する。この他に
両プロセッサハ障害処理のためのスキャンアウトバスX
−BUS 9.1’−BUSloをもち本発明になるバ
スの切替機構BUSSW11を介して各マイクロプロセ
ッサユニットに接続されている。通常はX−BUS9は
Aプロセッサのマイクロプロセッサユニット3に、Y−
BUSloはBプロセッサのマイクロプロセッサユニッ
)3に接続されており、各プロセッサが独自に行い得る
障害処理のためのデータ採取の手段となっている。一方
のプロセッサ、例えばAプロセッサにおい【重大な障害
1例えばマイクロプロセッサユニット自身の障害が検出
された場合などAプロセッサ自身による障害処理の続行
が不可能な状態となるとAプロセッサは他方のBプロセ
ッサに対してマシンチェック割込要求を発行して自分自
身は処理を停止するとともに障害情報の保持をする。A
プロセッサよりのマシンチェック割込要求を受けたBプ
ロセッサは、処理可能となった時点で要求受付は信号を
発行する。第2図は上記動作に従ったバス切替機構BU
SSWの回路を示している。Aプロセッサからの割込要
求信号AERRiNT14が発行されて、Bプロセッサ
からの受付は信号BACPT15が帰って来るとバスの
切替が行われる。逆の場合も同様である。切替った後は
、BプロセッサはAプロセッサの各ユニットをあたかも
自分のユニットと見做してスキャンアウトを行うことが
できAプロセッサ内の障害情報の採取をすることができ
る。
本発明によれは、−万のプロセッサ内で発生した処理続
行不可能な障害情報を他方のプロセッサより容易に採取
できる。
【図面の簡単な説明】
第1図は本発明になるコンソール制御装置のブロック図
、第2図はバス切替機構の論理を説明するブロック図で
ある。 1・・・Aプロセッサ。 2・・・Bプロセッサ。 4・・・主記憶装置 11・・・バス切替ユニット。 代理人弁1士 薄 1)利、、74艷、。

Claims (1)

  1. 【特許請求の範囲】 t 互に独立して動作可能な2台のプロセッサvもつコ
    ンソール制御装置において1通常はそれぞれ自分の側に
    おいて制御するスキャンパスを、−万のプロセッサに障
    害が発生した場合に、交差して相手方に継ぎ替るととも
    に。 スキャンバスの制御を相手方に委ね、障害発生側のプロ
    セッサの障害情報を採集できるようにしたことを特徴と
    するコンソール制御装置の障害処理方式。
JP56190759A 1981-11-30 1981-11-30 コンソ−ル制御装置の障害処理方式 Granted JPS5894039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56190759A JPS5894039A (ja) 1981-11-30 1981-11-30 コンソ−ル制御装置の障害処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56190759A JPS5894039A (ja) 1981-11-30 1981-11-30 コンソ−ル制御装置の障害処理方式

Publications (2)

Publication Number Publication Date
JPS5894039A true JPS5894039A (ja) 1983-06-04
JPS624744B2 JPS624744B2 (ja) 1987-01-31

Family

ID=16263252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56190759A Granted JPS5894039A (ja) 1981-11-30 1981-11-30 コンソ−ル制御装置の障害処理方式

Country Status (1)

Country Link
JP (1) JPS5894039A (ja)

Also Published As

Publication number Publication date
JPS624744B2 (ja) 1987-01-31

Similar Documents

Publication Publication Date Title
JPH0814797B2 (ja) 二重化処理装置におけるチェック方法
JPS624744B2 (ja)
JPH0644093A (ja) 二重化装置切替方式
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JPS6113627B2 (ja)
JPS60222945A (ja) 異常時等のバツクアツプシステム
JP3055906B2 (ja) 緊急動作方式
JPH05289896A (ja) フォールトトレラントコンピュータ
JPS61169036A (ja) システム監視装置
CA1269141A (en) Task synchronization arrangement and method for remote duplex processors
JPS6213700B2 (ja)
JPH0320780B2 (ja)
JPH07114521A (ja) マルチマイクロコンピュータシステム
JPH04109302A (ja) 演算処理システム
JPH02206821A (ja) デュアル・ディスク装置
JPS61112246A (ja) 操作制御方式
JPS62140155A (ja) 装置のデ−タバス自動切替回路
JPH08123502A (ja) 待機冗長化方式二重化システムの切り換え装置
JPH04302342A (ja) 故障診断方法
JPH0713792A (ja) ホットスタンバイシステムにおけるエラー制御方式
JPS5947605A (ja) バツク・アツプ制御装置
JPS58225401A (ja) プロセス入出力システム
JPS59135553A (ja) 障害情報保持方式
JPH0418743B2 (ja)
JPS63288335A (ja) マルチプロセツサシステム