JPS624744B2 - - Google Patents
Info
- Publication number
- JPS624744B2 JPS624744B2 JP56190759A JP19075981A JPS624744B2 JP S624744 B2 JPS624744 B2 JP S624744B2 JP 56190759 A JP56190759 A JP 56190759A JP 19075981 A JP19075981 A JP 19075981A JP S624744 B2 JPS624744 B2 JP S624744B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- fault
- processors
- control device
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、２台のプロセツサをもつコンソール
制御装置の障害処理方式に関する。
制御装置の障害処理方式に関する。
従来、マイクロプロセツサを用いたコンソール
制御装置では、マイクロプロセツサによる構成上
プロセツサ周辺、あるいはメモリ周辺等における
障害を検知しても、以後の動作の保証がなく、正
しい障害処理ができなかつた。また信頼性向上の
ためプロセツサを２重化し、通常は２台のプロセ
ツサで処理の分担、互の監視等を行つていても、
一方のプロセツサに障害が発生した場合、そのプ
ロセツサの処理機能の代行は他方でできるが、依
然として相手側の障害処理を行う手段がなかつ
た。
制御装置では、マイクロプロセツサによる構成上
プロセツサ周辺、あるいはメモリ周辺等における
障害を検知しても、以後の動作の保証がなく、正
しい障害処理ができなかつた。また信頼性向上の
ためプロセツサを２重化し、通常は２台のプロセ
ツサで処理の分担、互の監視等を行つていても、
一方のプロセツサに障害が発生した場合、そのプ
ロセツサの処理機能の代行は他方でできるが、依
然として相手側の障害処理を行う手段がなかつ
た。
本発明の目的は、コンソールプロセツサの一方
に障害が発生した場合、他方のプロセツサから障
害情報を採取するとともに、回復処理ができる手
段を得ることにある。
に障害が発生した場合、他方のプロセツサから障
害情報を採取するとともに、回復処理ができる手
段を得ることにある。
本発明の一実施例を第１図により説明する。コ
ンソール制御装置はそれぞれ独立に動作する２台
のプロセツサによつて構成される。Ａプロセツサ
１とＢプロセツサ２は対等の機能をもち、それぞ
れマイクロプロセツサユニツト３を中心にしてＡ
−BUS７およびＢ−BUS８を介して主記憶装置
４、IOアダプタ群５，６との間で通常の動作を
実行する。この他に両プロセツサは障害処理のた
めのスキヤンアウトバスＸ−BUS９、Ｙ−BUS
１０をもち本発明になるバスの切替機構BUSSW
１１を介して各マイクロプロセツサユニツトに接
続されている。通常はＸ−BUS９はＡプロセツ
サのマイクロプロセツサユニツト３に、Ｙ−
BUS１０はＢプロセツサのマイクロプロセツサ
ユニツト３に接続されており、各プロセツサが独
自に行い得る障害処理のためのデータ採取の手段
となつている。一方のプロセツサ、例えばＡプロ
セツサにおいて重大な障害、例えばマイクロプロ
セツサユニツト自身の障害が検出された場合など
Ａプロセツサ自身による障害処理の続行が不可能
な状態となるとＡプロセツサは他方のＢプロセツ
サに対してマシンチエツク割込要求を発行して自
分自身は処理を停止するとともに障害情報の保持
をする。Ａプロセツサよりのマシンチエツク割込
要求を受けたＢプロセツサは、処理可能となつた
時点で要求受付け信号を発行する。第２図は上記
動作に従つたバス切替機構BUSSWの回路を示し
ている。Ａプロセツサからの割込要求信号
AERRiNT１４が発行されて、Ｂプロセツサから
の受付け信号BACPT１５が帰つて来るとバスの
切替が行われる。逆の場合も同様である。切替つ
た後は、ＢプロセツサはＡプロセツサの各ユニツ
トをあたかも自分のユニツトと見做してスキヤン
アウトを行うことができＡプロセツサ内の障害情
報の採取をすることができる。
ンソール制御装置はそれぞれ独立に動作する２台
のプロセツサによつて構成される。Ａプロセツサ
１とＢプロセツサ２は対等の機能をもち、それぞ
れマイクロプロセツサユニツト３を中心にしてＡ
−BUS７およびＢ−BUS８を介して主記憶装置
４、IOアダプタ群５，６との間で通常の動作を
実行する。この他に両プロセツサは障害処理のた
めのスキヤンアウトバスＸ−BUS９、Ｙ−BUS
１０をもち本発明になるバスの切替機構BUSSW
１１を介して各マイクロプロセツサユニツトに接
続されている。通常はＸ−BUS９はＡプロセツ
サのマイクロプロセツサユニツト３に、Ｙ−
BUS１０はＢプロセツサのマイクロプロセツサ
ユニツト３に接続されており、各プロセツサが独
自に行い得る障害処理のためのデータ採取の手段
となつている。一方のプロセツサ、例えばＡプロ
セツサにおいて重大な障害、例えばマイクロプロ
セツサユニツト自身の障害が検出された場合など
Ａプロセツサ自身による障害処理の続行が不可能
な状態となるとＡプロセツサは他方のＢプロセツ
サに対してマシンチエツク割込要求を発行して自
分自身は処理を停止するとともに障害情報の保持
をする。Ａプロセツサよりのマシンチエツク割込
要求を受けたＢプロセツサは、処理可能となつた
時点で要求受付け信号を発行する。第２図は上記
動作に従つたバス切替機構BUSSWの回路を示し
ている。Ａプロセツサからの割込要求信号
AERRiNT１４が発行されて、Ｂプロセツサから
の受付け信号BACPT１５が帰つて来るとバスの
切替が行われる。逆の場合も同様である。切替つ
た後は、ＢプロセツサはＡプロセツサの各ユニツ
トをあたかも自分のユニツトと見做してスキヤン
アウトを行うことができＡプロセツサ内の障害情
報の採取をすることができる。
本発明によれば、一方のプロセツサ内で発生し
た処理続行不可能な障害情報を他方のプロセツサ
より容易に採取できる。
た処理続行不可能な障害情報を他方のプロセツサ
より容易に採取できる。
第１図は本発明になるコンソール制御装置のブ
ロツク図、第２図はバス切替機構の論理を説明す
るブロツク図である。 １……Ａプロセツサ、２……Ｂプロセツサ、４
……主記憶装置、１１……バス切替ユニツト。
ロツク図、第２図はバス切替機構の論理を説明す
るブロツク図である。 １……Ａプロセツサ、２……Ｂプロセツサ、４
……主記憶装置、１１……バス切替ユニツト。
Claims (1)
- １ 互に独立して動作可能な２台のプロセツサを
もつコンソール制御装置において、通常はそれぞ
れ自分の側において制御するスキヤンバスを、一
方のプロセツサに障害が発生した場合に、交差し
て相手方に継ぎ替るとともに、スキヤンバスの制
御を相手方に委ね、障害発生側のプロセツサの障
害情報を採集できるようにしたことを特徴とする
コンソール制御装置の障害処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190759A JPS5894039A (ja) | 1981-11-30 | 1981-11-30 | コンソ−ル制御装置の障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190759A JPS5894039A (ja) | 1981-11-30 | 1981-11-30 | コンソ−ル制御装置の障害処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5894039A JPS5894039A (ja) | 1983-06-04 |
| JPS624744B2 true JPS624744B2 (ja) | 1987-01-31 |
Family
ID=16263252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190759A Granted JPS5894039A (ja) | 1981-11-30 | 1981-11-30 | コンソ−ル制御装置の障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894039A (ja) |
-
1981
- 1981-11-30 JP JP56190759A patent/JPS5894039A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5894039A (ja) | 1983-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS624744B2 (ja) | ||
| JPH0814797B2 (ja) | 二重化処理装置におけるチェック方法 | |
| JPH07302208A (ja) | 保護継電装置 | |
| JPS60222945A (ja) | 異常時等のバツクアツプシステム | |
| JPS6290068A (ja) | 予備系監視方式 | |
| JPS6113627B2 (ja) | ||
| JPH04328646A (ja) | 障害情報の採取方式 | |
| JPS61169036A (ja) | システム監視装置 | |
| JPS597982B2 (ja) | 計算機システムのシステム障害時の再開始方式 | |
| JPH0512824Y2 (ja) | ||
| JPS62106564A (ja) | 情報処理システムの現用／予備切り替え制御方式 | |
| JPS60144842A (ja) | 他系中央処理装置の異常判定方式 | |
| JPH0418743B2 (ja) | ||
| JPH037177B2 (ja) | ||
| JPS63181001A (ja) | 故障診断装置 | |
| JPH08123502A (ja) | 待機冗長化方式二重化システムの切り換え装置 | |
| JPH05289896A (ja) | フォールトトレラントコンピュータ | |
| JPS61264445A (ja) | 二重化デ−タ取込み方式 | |
| JPS616744A (ja) | マシンロツク状態監視装置 | |
| JPS61112246A (ja) | 操作制御方式 | |
| JPS63197258A (ja) | 入出力処理装置 | |
| JPH03156646A (ja) | 障害情報の出力方式 | |
| JPH04302342A (ja) | 故障診断方法 | |
| JPS5947605A (ja) | バツク・アツプ制御装置 | |
| JPH04112259A (ja) | マルチプロセッサシステムの障害復旧方式 |