JPS5894239A - 電圧制御発振回路 - Google Patents

電圧制御発振回路

Info

Publication number
JPS5894239A
JPS5894239A JP19197181A JP19197181A JPS5894239A JP S5894239 A JPS5894239 A JP S5894239A JP 19197181 A JP19197181 A JP 19197181A JP 19197181 A JP19197181 A JP 19197181A JP S5894239 A JPS5894239 A JP S5894239A
Authority
JP
Japan
Prior art keywords
voltage
frequency
output
controlled oscillator
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19197181A
Other languages
English (en)
Other versions
JPH0212059B2 (ja
Inventor
Kazuo Negishi
根岸 一雄
Shuichi Asahara
周一 朝原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Nippon Victor KK
Original Assignee
Victor Company of Japan Ltd
Nippon Victor KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd, Nippon Victor KK filed Critical Victor Company of Japan Ltd
Priority to JP19197181A priority Critical patent/JPS5894239A/ja
Publication of JPS5894239A publication Critical patent/JPS5894239A/ja
Publication of JPH0212059B2 publication Critical patent/JPH0212059B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/02Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 器を提供することを目的としてなさ第1たものである。
周波数安定度の高い電圧制御発振器としては、例えば、
水晶発振器における周波数微調整用のトリマコンデンサ
を可変容量ダイオードとし、その可変容量タイオードに
制御電圧を供給するよ5+C構成したものが考えらねる
が、この構成形態の電圧制御発振器では周波数の可変制
御範囲が非常に狭いから、周波数の可変制御範囲の広い
ことが必要とされるような利用目的に対しては適用でき
lい0 すなわち、例えば、カラーテレヒジョン映像信号(以下
、テレビンヨ/をTVと略記する)を記録再生するカラ
ーVTR Kおける再生さねたカラーTV映像信号の信
号処理vc際しては、一部テープの走行速変の変動と対
応して周波微数値が変動するよ5fxfA号が必要とさ
ねろことがあるが、前記の信号は周波数の変化範囲が広
いから、このような信号を得るのVこ水晶発振器による
電圧制御発振器を用いイノことはできないのである。
そ矛1で、周波数の変化範囲が広いことが必要とさjす
る場合の電圧制御発振器としては、従来から「発1什器
(あるいはRC発賑器)などによる電圧制御発振器力を
用いられ℃おり、′電圧制御発振器で発振さJまた低い
周波数の発振波を周波敬愛換器を用いて所要の高い周波
数値の信号として用いろようにするのが普通であったが
、周知のように、前記構成の電圧制御発振器は、温度や
湿度の変化など0こよって発振周波数値が大きく変動す
る他、発振周波数値の経時変化も大きいという欠点があ
った。
本発明は、周波数安定度が高くない通常形態の電圧制御
発振器を、それからの出力が本来の目的に使用さねない
期間の全部または一部を較正期間として較正し、前記の
電FE4+制御発振器の較正期間(・こ峡く、電圧制御
発振器の出力が本来の目的のため:・こ利用さJする期
間vcは、電圧制御発振器がそねの較正期間に較正され
た状態を保持して動作を行なうようにし、また、前記し
た電圧制御発振器(1)較正期間中に電圧制御発振器の
較正のために使用される周波数弁別器を、電圧制御発振
器の出力h;本来の目的のために利用される期間の全部
または−mにおい℃較正し、その較正された状態が屯■
二割御発娠器の較正期間中に保持さ第1るよ5にす4−
ことにより、周波数安定度の高い電圧制御発振器を容易
に提供することができるようにしたものであり、以下、
本発明の電圧制御発振器の具体的な内容を絵付図面を参
照しながら詳細に説明する0第1図は、本発明の電圧制
御発振器の一実施態様のブロック図であり、この第1図
におい℃、lは電圧制御発振器vCOへ外部から供給さ
tする制御電圧の入力端子であり、この入力端子1から
の制御電圧に切換スイッチSWlの固定接点bVc与え
られている。また、切換スイッチSW、の固定接点Cに
は基準電圧源VS、からの電圧Vs、が与えら第1てい
る。切換スイッチSWIの可動接点aに切換制御信号の
供給端子2から加えら幻ろ切換・制−信号Sxによって
、固定接点すと固定接点Cとに切換えら第1乙7゜後述
さ身する切換スイッチSw、、 、 sw3にお1す4
谷可動接点aも、各切換スイッチSW2,5W311′
cχ1し−こ切換制御信号の供給端子3.4から加えら
第1る切換制御信号5xvCよって、固定接点すと固定
接点Cとに切換えらねる。
All 8己した各切換スイッチsw、 −sw、にお
(する切麟制御信号SxO哄2渚端子2〜4に供給され
る切換制御信号Sxとし℃は、′成田制4−発振器vC
O力・らの出力SOが出力端子5を介し℃本来の目的の
ために使用される期間の全部または一部の期間と、電圧
制御発振器■COからの出力Soが本来σつ目的のため
に使用さねない期間の全部または一部の期間とにおい℃
信号のし・ヘルの状態が例えばローレベルの状^と・・
イレベルの状態とに変化するような信号形態の41のを
使用してもよい。なお、第1図中におい℃は各切換スイ
ッチSW1〜SW3が機械的な切換)、イノチのような
ものであるとし℃記載されてぃろll−1各切換スイッ
チSW、〜SW3としてはいわゆる電子スイッチが使用
さね乙のである。
以下の説明においては、各切換スイッチSWI〜SW3
の切換動作を制御する切換制御信号Sxは、電圧制御発
振器■COからの出力信号Sob”本来の目的のために
使用される期間の全部と対応する期間においてはローレ
ベルの状態となされており、また、前記以外の期間にお
い又は・・イレベlしの状態となされているものとして
記述されてい℃、切換制御信号Sx+り″−1−−1−
レベルおいては、各切換スイッチsw、 −sw3の各
可動接点aが固定接点す側に切換えらね、また、切換制
御信号Sxが・・イレベルの状態においては各切換スイ
ッチSW1〜SW、 ノ各可動接点aが固定接点C側に
切換えらねるもJ〕とさ引ている。
切換スイッチSW、の可動接点ILは加算器ADD。
(電圧加算器ADD+ )の一方入力端子6に接続さね
ており、また前記した加算器ADD、の他方入力端子7
は、ホールド回路HC8の出力端子9に接続さ矛1てい
て、加算7器ADD、の出力は電圧制御発振器■COへ
制御電圧として供給される。
前記したホールド回路HC,は、そねの入力側が低イン
ピータンスの状態で駆動されている状態においては導通
状態となされ、また、−thの入力側が高インピーダン
スの状態となさねたときは、それの入力側のインピータ
ンスが低い状態から高い状態に切換わろ直前の端子8へ
の入力電圧値を記憶してその電圧値な端子9Vc出力し
続けつるような機能を有するものとして構成されている
ものが使用されるのであり、この点は後述するホールド
回路HC,Kついても同様である。
第2図は前記したホールド回路HC,(HC2)の具体
的な1u路例を示したものであり、第2図において、8
は入力端子、9は出力端子(第1図中に示すホールド回
路HC,、HC2における人、出力端子の符号は、第2
図との対応関係を明確にするために、入力端子には同一
の符号8を付し、また、出力端子には同一の符号9を付
し℃いる)、FETは電界効果トランジスタ、Chは記
憶用コンデンサ、Rは抵抗であり、この第2図示のホー
ルド回路HC,(HC2)は入力端子8に接続さね℃い
る前段回路カー低インピーダンスの状態においては、入
力端子8に供給さねている入力電圧値に従っ℃変化する
記憶用コンデンサchの端子電圧が電界効果トランジス
タFETのソースに接続され又いる出力端子9に出力さ
れ、また、入力端子8に接続されている前段回路が切換
スイッチSW、によって切断されて、入力端子8が高い
インピータンスとなさtlだ場合には、入力端子8が低
インピータンスから高インピーダンスに切換えられる直
前に記憶用コンデンサchへ記憶された電圧値が、電界
効果トランジスタFgrのソースから出力端子9に出力
され続けるのである。
前記した電圧制御発振器vCOの出力SOは、出力端子
5へ送出されると共に、切換2、イソチSW2の固定接
点Cにも供給さねている。切換スイッチSW2の固定接
点すには基準発振器O8Cが接続さ1ているが、この基
準発振器O8Cとしては常に一定の周波数値の出力信号
を出力しつるような発振器が用いられるのであり、それ
は例えば水晶発振器となさね又もよい。
切換スイッチSW2の可動接点aは周波数−電圧変換器
として動作する周波数弁別器Mの入力端子に接続され℃
おり、前記した周波数弁別器DCTの出力は加算器AD
D2(電圧加算器ADD2)の一方入力端子10に加え
らねる。また、前記した加算器ADD2の他方入力端子
11には、ホールド回路HC2の出力端子9からの出力
が供給され、さらに加算器ADD、の出力は増幅器層へ
与えられる。
前記の増幅器層は充分に高い増幅度を有するものであれ
ば、どのような構成態様のものであっても良いことは後
述の記載によっても理解できるところであるが、以下の
説明においては、増幅器層として差動増幅器を使用して
いるものと−して記述されている。
加算器ADD2の出力が反転入力端子に与えられている
差動増幅器AMPの非反転入力端子には、基準電圧源v
S、から基準電圧vs2が与えらねており、差勧増幅器
贋の出力は切換スイッチSW、の可動接点aに供給さね
ている。
切換スイッチSW、の固定接点Cはホールド回路HC1
の入力端子8に接続され又おり、また、切換スイッチS
W、の固定接点すはホールド回路HC,の入力端子8に
接続されている。
前記のように構成された本発明の電圧制御発振器におい
℃、電圧制御発振器からの出力SOが本来の目的のため
に使用される期間においては、各切換スイッチSW1〜
SW、に加えられる切換制御信号Sxがローレベルの状
態となさね℃、各切換スイッチSW1〜S′w3の可動
接点aは固定接点す側に切換えられ(第す図中に示さり
、tいるような切換えの状態)て、この状態におい℃電
圧制御発振器VCOは、切換スイッチSW1の固定接点
すと可動接点aとを介し℃加算器ADD、の一方の入力
端子6に与えられ℃いろ入力端子1からの制御電圧と、
ホールド回路HC,から加算器ADD、の他方入力端子
7に与えらねている補正電圧とが加算された電圧を制御
電圧とし℃発振動作を行なって、出力端子5へ送出さh
た出力SOが所要の目的のために使用さね。
また、前記の期間における周波数弁別器DCTには。
基準発振器09Cの出力が切換スイッチSW2の固定接
点すと可動接点aとを介して入力されて、周波数件別器
DCTの較正動作が行なわれる。
前記した期間において行なわれろ周波数弁別器DCTの
較正動作は次のとおりである。すなわち、予め定めら1
また周波数値fsの発振波を出力する基準発損益O8C
からの発振波が入力される周波数弁別器DCTは、そわ
への人力信号の周波数f8と対応した電圧値の出力電圧
を加婢器ADD2の一方の入力端子lOに与えるが、前
記した周波数弁別器DCTからの出力電圧の電圧値は、
周波数弁別器DCTの周波数−電圧変換特性によっ℃定
まることはいうまでもないが、周波数弁別器DCTの周
波数−電圧変換特性は、温度や湿度の変化によっ℃変化
し、また、経時的にも変化する。
今、周波数弁別器DCTが基準の周波数−電圧変換特性
を有している状態におい℃、それに周波数がf、の入力
信号が与えられた場合に、周波数弁別器DCTからの出
力電圧がVS2であるとすると、温度や湿度の変化によ
り、あるいは経時的に周波数−電圧変換特性が変化しで
いる周波数弁別器DCTに周波数がf8の入力信号が加
えられたときは、周波数弁別器DCTからの出力電圧は
、そtlの周波数−電圧変換特性が前記した基準の状態
とは異なっていることにより、(V s z±ΔV)の
ように、基準の状態における出力電圧値Vs2とは異な
る電圧値を示すものとなる。
そこで、差動増幅型層の非反転入力端子に対して基準電
圧源vS2から与える基準電圧を、基準の周波数−電圧
変換特性を有する周波数弁別器DCTへ周波数がf8の
入力信号を与えたときに周波数弁別器DCTから得られ
る出力電圧値V s2としておくと、周波数弁別器DC
Tにおける周波数−電圧変換特性が基準の特性からすね
たときに周波数弁別器DCTから出力される出力電圧値
が電圧値Vs2に対し℃十ΔV、あるいは一睨だけずね
るのと対応し℃、差動増幅型層からは大きな負電圧ある
いは大きな正電圧を出力することVCなる。
差動増幅器贋の出力は切換スイッチSW3の6丁の出力
電圧が加算器ADD2の他方入力端子11へ供給される
加算器ADD2→差動増幅器AMP−)切換スイッチS
■の可動接点a→同固定接点bりホールド回路IC,→
加算器ADD2のループにより、差動増幅器AMPld
負帰還増幅器Iに構成さねているから、差動増幅器AM
Pとして充分に利得の高いものを使用することにより、
加算器ADD2がら差動増幅器蔀伊の反転入力端子に入
力される電圧は、基準電圧VB2と略々等しくなされつ
る。
すなわち、この状態における加算器ADD2の出力電圧
Vs2は、周波数弁別器DCTが基準の周波数−1!庄
変換特性を有しているときに、それの入力信号として周
波数値がfsの信号が与えられた状態で出力される電干
値Vs 2と同じであり、し、たがって、周波数弁別器
DCTは上記の回路動作によフて較正さ幻ろことになる
。そして、このように較正された状;T!!はホールド
回路HC2によって保持されるから、周波数弁別器OC
Tはそねに対する較正期間に後続している電圧制御発振
器の較IF期間中に、基準の川波数−電圧変換特性を備
えている周波数弁別器DCTとして、電圧制御発振器■
COの較正のために後述のように良好に使用されること
になる。
次に、切換制御信号Sxがハイレベルの状態となさねで
、各切換スイッチSW、〜SW3の可動接点aが固定接
点C側に切換えらねたとき、すなわち、電圧制御発振器
VCOからの出力が本来の目的のために使用さねない期
間、すなわち、電圧制御発振器VCOに対する較正期間
における回路動作につい″C,説明する。
電圧制御発振器VCOの較正期間におい℃、各切換スイ
ッチSW、〜SW、の可動接点aは固定接点C側に切換
えらねる。切換スイッチSW1の可動接点aが固定接点
cvc切換えられることにより、基準電圧源vS、の基
準電圧Vs、が切換スイッチSWIの固定接点Cと可動
接点aを介し℃加算器ADD、の一方の入力端子6に加
えられる。加算器ADD、の他方入力端子7には、ホー
ルド回路HC,の出力電圧が辱えらねており、したがっ
て、加算器ADD、の出力としてN1王制飼発振器VC
Oへ制御電圧として供給される電圧は、前記し、た基準
電圧源VSIの基準電圧Vs、とポー/Lド回路HC,
の出力電圧との和の電圧である。
一方、電圧制御発振器VCQからの出力信号は、切換ス
イッチSW2の固定接点Cと可動接点aとを介して周波
数弁別器DCTへ与えらね、周波数弁別器DCTからは
前記した電圧制御発振器■COからの出力信号の周波数
と対応した電圧値を有する出力電圧が加算器ADD2の
一方の入力端子10に加えらねる。
周波数弁別器DCTは、既述した周波数弁別器の較+F
IiA間中に較正さh″Cおり、そねに対する入力信号
の周波数がf8の場合に加算器ADD2の出力電圧がV
s2となるようVCなされているから、前記した電圧制
御発振器■COから周波数弁別器DCTへ供給されろ出
力信号の周波数がf8であわば、加算器ADD2から差
動増幅6AMPの反転入力端子に与えられる入力端子は
■s2となっ℃、差動増幅器叫の出力電圧は零となるが
、電圧制御発振器■COからの出力信号の周波数値が(
f、±Δf8)のよ5vc周波数f8から+Δf8ある
いは一Δf8だけずねてぃろと、差動増幅器層の反転入
力端子に入力さtする電圧は例えば(Vs2+△V)あ
るいは(v82−Δ■)のように基準電圧V s2とは
異なるものとなる。
そわにより、差動増幅器層の出力電圧は、大きな負電圧
あるいは大きな正電圧となり、そねが切換スイッチSW
3の可動接点aと固定接点Cとを介して・ホールド回路
HC,の入力端子8vc与えら第1る。
ホールド回路HC1は、前記した差動増幅器層の出力電
圧を出力端子9から加算器ADD、の入力端子7vc供
給しているから、電圧制御発振器■COへ制御される。
すなわち、加算器ADD、→電圧制呻発振器■CO→切
換スイッチSW2の固定接点C→同可動接点a→問波数
弁別器DCT→加算器ADD!−+増幅器AMP→切換
スイッチSW3の可動接点a→同固定接点C→ホールド
回路HC,→加算器ADD、のループは負還路を構成し
ており、したがって、ループ利得が充分に大きい場合に
は電圧制御発振器VCOはそれの発振周波数が周波数f
sに一致するよ5に自動制御されるのである。
電圧制御発振器VCOに対する較正の結果は、ホール1
゛回路HC,によって保持されるから、電圧制御発掘器
VCOは、そわの較正期間に引続く電圧制御発振器vc
oの出力が本来の目的のために使用される期間中に、制
(2)電圧に応じた正しい周波数値の出力を出力端子5
に送出し5ろ状態で発振動作を行なうことができる。
以上の説明から明らかなよ5vc、本発明の電圧損益の
較正期間とし℃電圧制御発掘器が較正され御発振器の較
正を行なう場合に使用さねろ周波数弁別器の較正期間と
しで、周波数弁別器が較正されるようにしで、電圧制御
発振器からの出力が本末の目的のために使用される際の
電圧制御発振器の出力信号が常に旧しい周波数値を有す
るものとすることができるのである。
電圧制御発振器の較正に利用される期間としでは、電圧
制御発振器の出力が本来の目的のために用いられない期
゛間の全部にわたってもよいが、その期間の一部が使用
されるようにし℃もよい。ただし、前記した較正動作は
負帰還ループの動作によっ℃行なわれるものであるから
、負帰還ループが安定な動作状態を示すようになるまで
の時間長は較正期間として必要である。
また、周波数弁別器の較正に利用さねろ期間とし℃は電
圧制御発振器の出力が本来の目的のために用いらhる期
間の全部にわたってもよいが、その期間の一部が使用さ
れるようにしてもよい。この場合も較正のために動作す
る負帰還ループが安定な動作を示すようになるまでの時
間長は較正期間とし℃必要とされることはいうまでもな
い。
第3図fa1図は、本発明の電圧制御発振器をVTRに
おける自動位相制御系中で利用する場合の利用の態様例
を示すブロック図であり、また、第3図あイ)。
第、3図(at 、 fb1図において、08Cs 1
4色副搬送波の周波数fscの信号を発振する発掘器、
篤はツク−7、トヶート、pcは位相比較器、C0NV
、 、 C0NV2゜C0NVは周波数変換器、VCO
aは通常の構成形態の電圧制御発S器、vcobは第1
図に示したブーツクMで表わさねているよ5な夷構成形
態の電圧制御発振器であろう 第:3図(ai図に示す回路配置と第3図(b)図に示
す回路配置とを比較すると、本発明の電圧制御発振器を
用いて構成した第3図(a1図示の回路配置では、従来
の電圧制御発振器を用いて構成した第3図(b)図示の
回路配置に比べて、周波数変換器を1細巾なくすること
ができ、したがって、信号の経路を1ブロツク少なくす
ることができろために、信号のS/Nの劣化が少なくで
きろ。こhは、本発明の電圧制御1発振Sは周波数安定
度が高いために、高い周波数の発振波を直接に電圧制御
発振器によって全層させろよ5にして、従来の電圧制御
発振器を用いた場合に必要とされていた周波数変換ビ;
C0NV、が不要となさハるからである。第3図(a)
(b)図中におけるfcは低域変換色副搬送波の周波1
数の信号を表わしている。
なお、電圧制御発振器からの出力が利用さ1する信号処
理回路が、例えばカラーTV信号の処理回路の場合には
、電圧制御発S器からの出力が本来の目的のために利用
さねない期間とし℃は、カラーTV信号中における水平
帰線消去期間を用いることができる。
TV信号以外の信号につい℃も、それの信号処理に際し
℃電圧制御発振器からの出力が利用されない期間を設定
できる場合には、本発明の電圧制御発振器が良好に使用
できることはいうまでもない。
以上、詳細に説明したところから明らかなように、本発
明の電圧制御発振器は、温度や湿度の変化によっ℃発振
周波数が変化し易い電圧制御発振器におけろ周波数の安
定化、経時的な発振周波数の変化の防【トなどが容易に
行なわhるのであり、本発明によっ℃既述した従来の問
題点はすべて良好に解消されうるのである。
【図面の簡単な説明】
第1図は本発明の電圧制御発振器の一実施態様のブーツ
ク図、第2図はホールド回路の一例構成の回路図、第3
図(a)図及び第3図(bi図はVTRの自動位相制御
系のブーツク図である。

Claims (1)

    【特許請求の範囲】
  1. +KIE制御発振器の出力が本来J用1的のために利用
    さハない期間の全部または一部を電圧制御発損益の較+
    Elυ)間として、電圧制御発振器の出力を周波数弁別
    zSを含すS負帰還路を介して電圧制御発振器の人力I
    HIIに帰還させて電圧制御発振器を較正する手段と、
    前記の電圧制御発掘器の較正期間vc続く、電圧制御発
    も器の出力が本来の目的のために利用さ牙する期間にi
    t、電圧制御完像dJが?il記の較1−期間に較正さ
    ねた状態を保持して動作を行な5よ5にする手段と、電
    圧制御発振器の出力が本来の目的のために利用される期
    間の全部または一部を前記した周波数弁別器の較正期間
    として、前記した周波数弁別器に基準発振器からの出力
    を与えて周波数弁別器を較正する手段と、前記した周波
    数弁別器の較iE期間に、続く電圧制御発掘器の較正期
    間には、周波数弁別器が周波数弁別器の較正期間に較正
    さねた状態を保持して動作を行な51つにする手段とを
    備えてなる電圧制御発振器
JP19197181A 1981-11-30 1981-11-30 電圧制御発振回路 Granted JPS5894239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19197181A JPS5894239A (ja) 1981-11-30 1981-11-30 電圧制御発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19197181A JPS5894239A (ja) 1981-11-30 1981-11-30 電圧制御発振回路

Publications (2)

Publication Number Publication Date
JPS5894239A true JPS5894239A (ja) 1983-06-04
JPH0212059B2 JPH0212059B2 (ja) 1990-03-16

Family

ID=16283482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19197181A Granted JPS5894239A (ja) 1981-11-30 1981-11-30 電圧制御発振回路

Country Status (1)

Country Link
JP (1) JPS5894239A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929961A (ja) * 1972-07-19 1974-03-16
JPS5196204A (ja) * 1975-02-20 1976-08-24
JPS5616835U (ja) * 1979-07-13 1981-02-14

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929961A (ja) * 1972-07-19 1974-03-16
JPS5196204A (ja) * 1975-02-20 1976-08-24
JPS5616835U (ja) * 1979-07-13 1981-02-14

Also Published As

Publication number Publication date
JPH0212059B2 (ja) 1990-03-16

Similar Documents

Publication Publication Date Title
KR900002955B1 (ko) 필터회로의 시정수 자동조정회로
US5977806A (en) PLL circuit with reduced response variance due to manufacturing variations
US6377130B1 (en) Temperature stabilized CMOS oscillator circuit
JPH02180410A (ja) 温度補償多周波発振器
JPS6362924B2 (ja)
JPH01136419A (ja) 発振回路
JPS5894239A (ja) 電圧制御発振回路
JPH0697734A (ja) 電圧制御構成要素を備えた電子回路
JPH1051238A (ja) 電圧制御発振器
JPH0212058B2 (ja)
WO1998056112A2 (en) Oscillator frequency-drift compensation
JPS6338788B2 (ja)
JP2706088B2 (ja) 周波数発生装置
JP2844596B2 (ja) Pll回路
JP3277432B2 (ja) フェイズ・ロックド・ループ回路
JP2780224B2 (ja) フィードバッククランプ方式
JPH0220113A (ja) 自動周波数補正回路
JPS6234489A (ja) 信号処理回路
JPH10256899A (ja) 無調整化電圧制御発振回路
KR19980065499A (ko) 히스테리시스 전류를 이용한 컬러 킬러 회로
EP0360157B1 (en) Oscillation circuit
JPH0683014B2 (ja) 積分回路
JP2751294B2 (ja) 水晶電圧制御発振器
JP2739476B2 (ja) 信号合成回路
JPH0335618A (ja) マルチル―プゲイン弱結合発振器