JPS5896757A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5896757A
JPS5896757A JP56195986A JP19598681A JPS5896757A JP S5896757 A JPS5896757 A JP S5896757A JP 56195986 A JP56195986 A JP 56195986A JP 19598681 A JP19598681 A JP 19598681A JP S5896757 A JPS5896757 A JP S5896757A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor device
sic
semiconductor element
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56195986A
Other languages
English (en)
Inventor
Yasuo Matsushita
松下　安男
Kosuke Nakamura
浩介 中村
Mitsuru Ura
浦　満
Fumiyuki Kobayashi
小林　二三幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56195986A priority Critical patent/JPS5896757A/ja
Publication of JPS5896757A publication Critical patent/JPS5896757A/ja
Priority to US06/751,587 priority patent/US4651192A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子がセラミックスのパンケージ内に収
容された構成の半導体装置に関する。
内部空間を有するセラミックスのパッケージ内にＩＣ，
ＬＳＩ等の半導体素子を収容すると共に。
パンケージ内にリード片を導入し、このリード片と半導
体素子とを内部空間でボンディングワイヤにより接続し
た構成の半導体装置は、レジン封止半導体装置と並んで
広く使用されている。かかる半導体装置の問題点は、セ
ラミックスのパンケージを使用するため半導体素子の熱
放散特性が極めて悪いことである。熱放散特性が悪いこ
とは、半導体素子の大容量化、高集積化及び小形化を図
る上で大きい障害となる。従って、セラミックス・パン
ケージの半導体素子を取付ける絶縁基板ｖＣｉｄ。
熱抵抗の小さい材料が要求される。しかしながら。
絶縁基板としては熱抵抗の小さいことの他に％（１）電
気絶縁性が大きいこと、（２）熱膨張係数がシリコンの
それに近いこと、（３）機械的強度が大きいこと。
等の条件を満す必要がある。現在は、これらの条件をあ
る穆度満すものとしてアルミナ焼結体が絶縁基板として
使用されている。アルミナ焼結体を熱抵抗の点から判断
すると、　０．０５　ｃａ−ｅ／ｓば・錆・Ｃの低い熱
伝導率を有し半導体素子の大容量化。
高集積化及び小形化を図る上では、好ましい絶縁基板材
料ではない。一方、セラミックス・パンケージを備える
半導体装置の熱放散特性ヲｊ：Ｊ：善する方法として、
壓１図に示すように、絶縁基板３０１を貫通してパッケ
ージ３０の外部に延びる銅スタンド３２上に半導体素子
３１′ｆ：取付ける構造が知られている。３３は半導体
素子３１と銅スタンド３２との間に介在して両者の熱膨
張係数の差に基づく熱応力を緩和するためのＭＯ製の支
持板、３４は絶縁基板３０１に接差されたリード片。
３５は半導体素子３１とリード片３４のパンケージ３０
内の端部とを接続するボンディングワイヤ。
３０２は絶縁基板３０１上に気密接着されてパンケージ
３０を形成するセラミックスのキャップ部材、３６は銅
スタンド３２に取付けた冷却フィンである。かかる構成
にすれば半導体素子から冷却フィンに至る熱通路はすべ
て熱伝導率の優れた金属であるため熱抵抗は小さくなり
熱放散特性の優れた半導体装置が得られる反面、（１）
部品点数が多く構造が複雑であるため組立工数が多くな
ること。
（２）銅、モリブデン等の比重の大きい部品を使用する
ため重量が太きくなシ、プリント配線等への装置の取付
けが面倒になる１等の欠点がある。
本発明の目的は、上記の欠点を除去しかつ熱放散特性の
優れたセラミックス・パンケージを備える改良された半
導体装置を提供することにある。
かかる目的を奏する本発明半導体装置の特徴とするとこ
ろは、セラミックス・パンケージの半導体素子を取付け
る絶縁基板を、熱膨張係数がシリコンに近く、室温にお
ける熱伝導率が０．２Ｃａ看／パ・ｃｍ−Ｃ以上で、主
成分が非酸化物系のセラミックスとした点にある。ここ
でいう主成分が非酸化物系のセラミックスとは、５ｉＣ
ＩＣＢｅ或いはＢｅ化合物を少量誇加したもの＋　８　
’３Ｎ４　　ｆｃ　Ｂ　ｅ或いは）３ｅ化合物を少量添
加したもの、Ａ沼ＮにＢｅ或いばＢｅ化合物を少量添加
したもの及びこれらと均等なものをいう。また、ここで
いう熱膨張係数がシリコンに近いとは、シリコンから成
る半導体素子を接着層を介して絶縁基板に接着した場合
に半導体素子が半導体素子と絶縁基板との間の熱膨張係
数の差によって生じる熱応力で破損或いは剥離しない程
贋に近似していることを意味する。更に、室温における
熱伝導率がｏ、２ｃａんへ゛・ｍ−Ｃ以上という条件は
、非酸化物系のセラミックスを焼結によって得る場合に
絶縁性（１０７Ω・間取上）と熱膨張係数に悪影響を与
えることなく。
再現性良く得られる熱伝導率の下限値を意味している。
本発明半導体装置に使用する絶縁基板としては。
Ｂｅ、　Ｂｅ化合物の少なくとも１種をＢ　ｅ　量換算
で０．０５〜５重量％を含み、理論密度の９０％以上の
密度を有するＳ’Ｃ焼結体を用いるのが望ましい。この
場合には、０゜４Ｃａ−ｅ／Ｓ８１′・α・Ｃ以上の高
い熱伝導率の絶縁基板を再現性良く得ることができる利
点がある。
以下本発明を火施例によシ詳細に説明する。
第２図は本発明半導体装置の第１の実施例を示すもので
、図において、１はＳｉＣセラミックスから成る絶縁基
板、２は絶縁基板１の一方面】１上の略中央部に金属ソ
ルダ層３により接着されたＩＣ，ＬＳＩ等の半導体素子
、４は一端４１が絶縁基板１の一方面１１上にシールガ
ラス層５によシ接着され他端４２が絶縁基板１の一方面
１１の周縁から外方に延びている複数個のリード片、６
は半導体素子２とリード片４の一端４１とを電気的に接
続するボンディングワイヤ、７は絶縁基板１の一方面４
１及びリード片４上すてソルダガラス層８を介して気密
に接着され、絶縁基板１と共に半導体素子２．リード片
４の一端４１側及びボンディングワイヤ６を気密に包囲
するパンケージを形成するアルミナ製のキャンプ部材で
ある。この実施例の絶縁基板のＳｉＣセラミックスは、
ＢｅＯが２重量％、残部がＳＩＣ及び不可避的に混入す
る不純物からなる理論密度の９８％の密度を有する焼結
体で形成され、その特性は比重約３．２、抵抗率（室温
）１０１３Ω・ｍ、熱膨張係数（室温〜９００Ｃ）４０
Ｘ１０”７／Ｃ前後、熱伝導率（室温）０、６　Ｃａ４
／ＳｅＣ’　ｃｍ　・Ｃ１曲げ強さく室温）４５Ｋｇ／
陥２前後である。
このような構成で得られた本実施例の半導体装置の特性
を調べた結果、絶縁基板１とリード片４間の絶縁耐圧は
１００ＯＶ以上、半導体素子２とＳｉＣセラミックス製
の絶縁基板１間の熱抵抗は約１２．５ｔＺ’／Ｗが得ら
れた。また、同半導体装置に５０Ｇの衝撃を与えたが破
損等の事故や電気特性の劣化も認められず、また同装置
に−３０〜−４−１５００の冷熱サイクルを１０００回
与えた後でも破損等の事故や電気特性上の異常は認めら
れなかった。
以上述べたように本実施例の半導体装置において、高い
絶縁耐圧が得られたのは半導体素子を高い絶縁抵抗を有
するＳＩＣセラミックス製の絶縁基板に載置して絶縁し
ているためであり、熱抵抗が絶縁基板にアルミナ磁器を
用いた従来の半導体装置に比べて小さい値（約４０％減
）を示すのけＳＩＣセラミックスの熱伝導率がアルミナ
の約１０倍の値を有しているためである。また耐衝撃性
があり、しかも熱変化に対しても破損等の事故を生じな
いのはＳＩＣセラミックスの機械的強度が大きいことに
よる。さらに冷熱サイクルによっても電気特性に異常を
生じないのは、半導体素子の母体としてのＳｓとＳ　ｉ
　Ｃセラミックスの熱膨張係数が近似しているため接着
部にストレスが生じにくく半導体素子に変形や破損等の
異常が生じないためである。
このように本実施例になる半導体装置の最大の利点は熱
抵抗が大幅に低減されたことである。他の利点は半導体
素子と絶縁基板の熱膨張係数が近似しているため、両者
の間にＭＯ，Ｗ等の重い金属板（熱歪緩衝材）を介する
必要がなく、シたがってアルミナ基板を用いた従来の同
規模の半導体装置よシも１５％程度軽量化すると共に部
品点数及び処理工数が低減されるため経済的に有利であ
ることが確望された。
次に絶縁基板に使用するＳＩＣセラミックスは、酸化ベ
リリウム及び炭化珪素をそれぞれ１０μｎ】好ましくは
２μｍ以下の平均粒径を有する微粉末とし、これをホッ
トプレスによシ焼結して得られる。焼結体中にはアルミ
ニウムまたは硼素が含まれないことが望ましいが、両者
とも０．１重量％以下の含有量であれは問題はない。ア
ルミニウムが上記よシ多く含まれると焼結体の電気抵抗
率が１０７Ω・ｃｍＬｐ小さくなり好ましくない。また
、硼素が上記より多く含まれると熱伝導率が０．４Ｃａ
−ｅ／渡・α・Ｃよシ小さくなってしまう。
なお、熱伝導率が０．５　ｃａ、、ｅ／ｌ＋ｅｃ・錆・
Ｃ以上のものを得たいときは、炭化珪素はその主成分が
α型ＳｉＣである粉末を用いて焼結するのが良い。
酸化べＩＪ　ＩＪウムを含有する炭化珪素粉末の焼結（
９） 条件も重要で、とくに焼結は非酸化性雰囲気で行わねば
ならない。酸化付雰囲気では炭化珪素粉末表面が酸化し
高密度な焼結体が得られない、、また焼結温朋約２００
００（１）酸化性雰囲気中で使用できる炉材側も今のと
ころ見当らない。
焼結時の温度は１８５０〜２５００’Ｃ，好壕しくば１
９００〜２３００Ｃが肩効である。温度が１８５０ｔ：
’より低い場合には高密度な焼結体が得られず、２５０
０ｔＺ’より高い場合には炭化珪素の昇華が激しく、焼
結体は過燐酸になり、緻密な磁器にならない。焼結時に
試料を高圧で刀口圧するホットプレス法では、加圧する
荷重は使用するダイスの材質によって上限が決められる
。通常使用するダイスは黒鉛製でこの場合に１は約７０
０にり／ｃｒｎ２まで圧力を刀口えることができる。
しかし、一般にはこうした大きな圧力を別えなくとも高
密度な焼結体を得ることができる。通常の圧力は１００
〜３００Ｋｑ／ｃｒｎ２である。またサブミクロンの粒
径を有する炭化珪素粉末を使用することによシ、加圧し
ないでも緻密（理論値９０（１０） ％）な焼結体を得ることができる。焼結時間に関しては
原料粉末の粒径、温度、焼結時に加える荷重によ如最適
値が決められる。一般的には原料粉末の粒径が小さく、
温度が高く、焼結時に加える荷重が大きいほど短時間で
高密度の焼結体が得られる。
これを具体例によシ説明する。
平均粒径２μｍのＳｉＣ粉末に粒径１０μｍ以下のＢｅ
Ｏ粉末ヲ０．１〜２０重量％添加し混合し、この混合粉
末を室温で１０００　Ｋ９／　ｃｍ”の圧力を加えて成
形体とする。この成形体は１．６０〜１．６７ｇ／（７
）３の密度（ＳＩＣの理論密度の５０〜５２％）を有す
る。次に、成形体を黒鉛製のダイスに入れ、減圧度１×
１０−５〜Ｉ　Ｘ　１０−３ｔｏｒｒ中でホットプレス
法によシ焼結する。焼結圧力は３００にり／（７）２で
、加熱は室温から２０００Ｃまで約２ｈｒで昇温し、２
０００Ｃで１ｈｒ保持したのち加熱電源を切って放冷す
る。圧力は温度が１５００ｔＺ’以下になってから解除
する。このような方法で焼結したＳＩＣの特性とＢｅの
含有量との関係を第３図（１１） 〜第６図に示す。第３図〜第６図に示す結果より、Ｓｉ
Ｃ粉末に含有するＢｅＯ量が０．０５〜５．０重量％の
範囲において高密度（相対密度９０％以上）で高熱伝導
率（０，４Ｃａｌ／値・ｃｍ−Ｃ以上）、高電気抵抗率
、低熱朕張係数（４ＸｌＯ＝／ｌ：’以下）を有する焼
結体が得られる。
これらの結果ｕ、Ｓ’ｓＮ４．Ａｌ３Ｎの場合にも略同
様となる。但し、熱伝導率は少し煙くなシ０．２ＣａＪ
）／ｓｅｅ・釧・Ｃとなる。しかしながら、アルミナに
比べれば相当大きい値であり、実用上問題はない。
第７図は本発明半導体装置の第２の実施例を示すもので
、第１の実施例と相違するところは、絶縁基板１の他方
面１２に冷却フィン９を接着層１０を介して取付けた点
にある。冷却フィン９としては、例えばアルミニウムの
如き金属が好ましく、接着層１０としてはエポキシ系或
いはポリイミド系の樹脂、金属、ガラスを使用すること
ができる。金属の接着層としてはマンガンを含む合金例
えば、ＣＬＩ−Δ４ｎｏＮｉ−Ｍｎを使用すれば接（１
２） 着強度を大きくて、かつ短時間で接着できる効果がある
。
このような構成で得られた本実施例の半導体装置の絶縁
耐圧、耐熱疲労性及び耐衝撃性は第１の実施例と同様で
ある。一方、半導体素子２と冷却フィン９間の熱抵抗は
９．３１ｒ／Ｗ程度であった。
この値は冷却フィン９を載置しない第１の実施例の半導
体装置の熱抵抗ｔ２．ｓＣ／ｗに比べて約２５％減であ
り、また第１の実施例と同じ構成で絶縁基板だけをアル
ミナ磁器とした従来の半導体装置の熱抵抗約１１．５ｔ
ｌ：’／Ｗに比べて約２０％低減した。この理由は前者
が冷却フィンを取付けたことによる効果であυ、後者の
場合は本実施例になるＳｉＣセラミック基板の熱伝導性
がアルミナ基板よりも優れていることの効果である。
第８図は本発明半導体装置の第３の実施例で。
第２の実施例と相違するところは、絶縁基板１と冷却フ
ィン９とがＳｉＣセラミックスで一体化した点にある。
ここで基板兼放熱フィンのＳｉＣセラミックスは第１の
実施例と同じ材質であシ、そ（１３） の物性値も第１の実施例と同等のものである。
このような構成で得られた本実施例の半導体装置の絶縁
耐圧、耐熱疲労性及び耐衝撃性は第１の実施例と同等で
あった。また同装置の熱抵抗は約５．１ｃ／ｗであり、
冷却フィンを樹脂で接着した第２の実施例よシもさらに
約４５％低減できた。
このように熱抵抗が大幅に低減できた理由は、絶縁基板
と冷却フィンをＡ、６並の熱伝導率を有するＳｉＣセラ
ミックスで１体化したこと、冷却フィン全接着する熱伝
導性が極めて悪いエポキシ樹脂層が必要ないことのため
である。
また、本実施例になる半導体装置は従来の半導体装置即
ち第１の実施例の絶縁基板をアルミナにしたものに比較
して熱抵抗が約４５％低減する顕著な効果の他に、Ｃｕ
−？ＭＯなどの重い金属を使用しないため、装置重量を
約５０％軽量化することができる他構造がシンプルとな
ると共に部品点数の低減並びにそれに伴う処理工数が削
減されるため経済的に有利であることが確望された。
以上のように、本実施例になる半導体装置は放（１４） 熱特性に優れるほか所定の特性を維持しながら構造の簡
略化、軽量化及び低コスト化を図ることができた。
なお、本実施例では冷却フィン部分ｖ７−緻密質で電気
絶縁性のＳｉＣセラミックスを用いたが、フィン部分に
限って多孔質であっても、また導電性であっても差し支
えなく、熱抵抗も本実施例程度の値が得られることが確
しされた。
以上は本発明を代表的な実施例を例に採って説明したが
、この他に種々の変形例えば、第１．第２及び第３の実
施例においてキャンプ部材を絶縁基板と同じセラミック
スとしたもの、絶縁基板上に半導体素子が複数個載置さ
れたもの、絶縁基板上に半導体素子以外の回路素子が半
導体素子と共に並置されたもの等の変形が考えられる。
【図面の簡単な説明】
第１図は従来の半導体装置の概略断面図、第２図ｉｄ本
発明の第１の実施例を示す概略断面図、第３図から第６
図はＢｅ含有台と焼結体の相対密度。 熱伝導率、電気抵抗率及び熱膨張係数の平均値と（１５
） の関係を示す図、第７図は本発明の第２の実施例を示す
概略断面図、第８図は本発明の第３の実施例を示す概略
断面図である。 １・・・Ｐ！縁縁板板２・・・半導体素子、４・・・リ
ード、７・・・キャンプ部材〇 代理人　弁理士　高橋明夫 （１６） 第　５０ 第　６図

Claims (1)

  1. 【特許請求の範囲】 １、熱膨張係数がシリコンに近く、室温における熱伝導
    率がＱ、　２　ｃ　ａｆｉ　／ｓｅｅ・ｍ・Ｃ以上で、
    主成分が非酸化物系のセラミックスから成る絶縁基板と
    。 絶縁基板の一方面の所定個所に接着された半導体素子と
    。 一端が絶縁基板の一方面の半導体素子から離れた個所に
    接着され、他端が絶縁基板の周縁から外方に延びる複数
    個のリード片と。 半導体素子とリード片の一端とを電気的に接続するボン
    ディングワイヤと。 絶縁基板の一方面上に気密に接着され、絶縁基板と共に
    半導体素子、リード片の一端側及びボンディングワイヤ
    を気密に包囲するパンケージを形成するセラミックスの
    キャップ部材と。 を具備することを特徴とする半導体装置。 ２、特許請求の範囲第１項において、絶縁基板の他方面
    に冷却フィンを接着したことを特徴とする半導体装置。 ３、特許請求の範囲第１項或いは第２項において、絶縁
    基板がＩ　Ｂｅ、Ｂｅ化合物の少なくとも１種をＢｅ量
    換算で０．０５〜５重量％を含み、残部が実質的にＳＩ
    Ｃであシ、理論密度の９０％以上の密度を有する焼結体
    からなることを％徴とする半導体装置。
JP56195986A 1981-12-04 1981-12-04 半導体装置 Pending JPS5896757A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56195986A JPS5896757A (ja) 1981-12-04 1981-12-04 半導体装置
US06/751,587 US4651192A (en) 1981-12-04 1985-07-03 Ceramic packaged semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56195986A JPS5896757A (ja) 1981-12-04 1981-12-04 半導体装置

Publications (1)

Publication Number Publication Date
JPS5896757A true JPS5896757A (ja) 1983-06-08

Family

ID=16350307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56195986A Pending JPS5896757A (ja) 1981-12-04 1981-12-04 半導体装置

Country Status (2)

Country Link
US (1) US4651192A (ja)
JP (1) JPS5896757A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598308A (en) * 1984-04-02 1986-07-01 Burroughs Corporation Easily repairable, low cost, high speed electromechanical assembly of integrated circuit die
JPS61145849A (ja) * 1984-12-20 1986-07-03 Ngk Spark Plug Co Ltd シリコン半導体用容器
JPS61168938A (ja) * 1985-01-22 1986-07-30 Toshiba Corp セラミツクスパツケ−ジ及びその製造方法
JPS62117351A (ja) * 1985-11-15 1987-05-28 Fujitsu Ltd プラスチツク・パツケ−ジ型半導体装置
JPS62144347A (ja) * 1985-12-19 1987-06-27 Sutatsukusu Kogyo Kk 高忠実度オ−デイオ機器用の半導体装置
JPS62291158A (ja) * 1986-06-11 1987-12-17 Toshiba Corp Ｉｃパツケ−ジ
US5723905A (en) * 1995-08-04 1998-03-03 International Business Machines Corporation Semiconductor package with low strain seal
JP2013089718A (ja) * 2011-10-17 2013-05-13 Kaneka Corp 高熱伝導性樹脂を用いたヒートシンク及びｌｅｄ光源

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729010A (en) * 1985-08-05 1988-03-01 Hitachi, Ltd. Integrated circuit package with low-thermal expansion lead pieces
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US4796077A (en) * 1986-08-13 1989-01-03 Hitachi, Ltd. Electrical insulating, sintered aluminum nitride body having a high thermal conductivity and process for preparing the same
DE3632943A1 (de) * 1986-09-27 1988-03-31 Bosch Gmbh Robert Hochfrequenz-leistungs-transistor in bipolar-epitaxial-technik
JPS63296292A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 半導体装置
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US5184211A (en) * 1988-03-01 1993-02-02 Digital Equipment Corporation Apparatus for packaging and cooling integrated circuit chips
US5041396A (en) * 1989-07-18 1991-08-20 Vlsi Technology, Inc. Reusable package for holding a semiconductor chip and method for reusing the package
US5057909A (en) * 1990-01-29 1991-10-15 International Business Machines Corporation Electronic device and heat sink assembly
US5169805A (en) * 1990-01-29 1992-12-08 International Business Machines Corporation Method of resiliently mounting an integrated circuit chip to enable conformal heat dissipation
US5148264A (en) * 1990-05-02 1992-09-15 Harris Semiconductor Patents, Inc. High current hermetic package
US5510649A (en) * 1992-05-18 1996-04-23 Motorola, Inc. Ceramic semiconductor package having varying conductive bonds
US5313091A (en) * 1992-09-28 1994-05-17 Sundstrand Corporation Package for a high power electrical component
JPH06232423A (ja) * 1993-02-04 1994-08-19 Mitsubishi Electric Corp 半導体圧力センサ
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
US5367193A (en) * 1993-06-17 1994-11-22 Sun Microsystems, Inc. Low cost, thermally efficient, and surface mountable semiconductor package for a high applied power VLSI die
US5523260A (en) * 1993-08-02 1996-06-04 Motorola, Inc. Method for heatsinking a controlled collapse chip connection device
JP3662955B2 (ja) * 1994-09-16 2005-06-22 株式会社東芝 回路基板および回路基板の製造方法
US6331731B1 (en) 1995-12-07 2001-12-18 International Business Machines Corporation Column for module component
US5640045A (en) * 1996-02-06 1997-06-17 Directed Energy, Inc. Thermal stress minimization in power semiconductor devices
DE19643717A1 (de) * 1996-10-23 1998-04-30 Asea Brown Boveri Flüssigkeits-Kühlvorrichtung für ein Hochleistungshalbleitermodul
US6319757B1 (en) * 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
US6395998B1 (en) * 2000-09-13 2002-05-28 International Business Machines Corporation Electronic package having an adhesive retaining cavity
JP4565728B2 (ja) * 2000-10-10 2010-10-20 三洋電機株式会社 中空気密パッケージ型の半導体装置
JP4258367B2 (ja) * 2003-12-18 2009-04-30 株式会社日立製作所 光部品搭載用パッケージ及びその製造方法
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
US9728868B1 (en) * 2010-05-05 2017-08-08 Cree Fayetteville, Inc. Apparatus having self healing liquid phase power connects and method thereof
US9374923B2 (en) * 2013-11-27 2016-06-21 Honeywell Federal Manufacturing & Technologies, Llc Monolithic LTCC seal frame and lid

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4172109A (en) * 1976-11-26 1979-10-23 The Carborundum Company Pressureless sintering beryllium containing silicon carbide powder composition
US4142203A (en) * 1976-12-20 1979-02-27 Avx Corporation Method of assembling a hermetically sealed semiconductor unit
JPS55143042A (en) * 1979-04-25 1980-11-08 Hitachi Ltd Semiconductor device
DE3064598D1 (en) * 1979-11-05 1983-09-22 Hitachi Ltd Electrically insulating substrate and a method of making such a substrate
JPS58101442A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 電気的装置用基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598308A (en) * 1984-04-02 1986-07-01 Burroughs Corporation Easily repairable, low cost, high speed electromechanical assembly of integrated circuit die
JPS61145849A (ja) * 1984-12-20 1986-07-03 Ngk Spark Plug Co Ltd シリコン半導体用容器
JPS61168938A (ja) * 1985-01-22 1986-07-30 Toshiba Corp セラミツクスパツケ−ジ及びその製造方法
JPS62117351A (ja) * 1985-11-15 1987-05-28 Fujitsu Ltd プラスチツク・パツケ−ジ型半導体装置
JPS62144347A (ja) * 1985-12-19 1987-06-27 Sutatsukusu Kogyo Kk 高忠実度オ−デイオ機器用の半導体装置
JPS62291158A (ja) * 1986-06-11 1987-12-17 Toshiba Corp Ｉｃパツケ−ジ
US5723905A (en) * 1995-08-04 1998-03-03 International Business Machines Corporation Semiconductor package with low strain seal
US5977625A (en) * 1995-08-04 1999-11-02 International Business Machines Corporation Semiconductor package with low strain seal
JP2013089718A (ja) * 2011-10-17 2013-05-13 Kaneka Corp 高熱伝導性樹脂を用いたヒートシンク及びｌｅｄ光源

Also Published As

Publication number Publication date
US4651192A (en) 1987-03-17

Similar Documents

Publication Publication Date Title
JPS5896757A (ja) 半導体装置
US4517584A (en) Ceramic packaged semiconductor device
US4571610A (en) Semiconductor device having electrically insulating substrate of SiC
US5939214A (en) Thermal performance package for integrated circuit chip
EP0297511B1 (en) Connection structure between components for semiconductor apparatus
JPS631267B2 (ja)
US6291804B1 (en) Joined structure of ceramic heater and electrode terminal, and joining method therefor
JP2002231850A (ja) 半導体素子収納用配線基板
JPS5831755B2 (ja) 電気絶縁用基体
JP3814924B2 (ja) 半導体装置用基板
JPS59134852A (ja) 集積回路パツケ−ジ
JPH08279569A (ja) パッケージ用セラミックスリッド
JPH09194254A (ja) 半導体装置用基板
US12199005B2 (en) Silicon nitride circuit board and electronic component module
JPS6135539A (ja) 半導体装置
JPS62291158A (ja) Ｉｃパツケ−ジ
JP2650044B2 (ja) 半導体装置用部品間の接続構造
KR20220005497A (ko) 전자 부품 모듈, 및 질화규소 회로 기판
JPH07202073A (ja) セラミックス回路基板
JP2004134703A (ja) 端子付き回路基板
JPH06163751A (ja) 半導体装置
JP2764340B2 (ja) 半導体素子収納用パッケージ
JPH09283647A (ja) 半導体素子収納用パッケージ
JPH01108795A (ja) 回路基板
JPS61281074A (ja) メタライズ用高熱伝導性窒化アルミニウム焼結体