JPS5899263A - サイリスタゲ−ト駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、サイリスタ用広幅ゲート駆動回路に係り、特
にパルス幅の制御をターンオン時とターンオン後で可変
して供給するサイリスタゲート駆動回路に関する。

従来、高周波電圧を整流して、サイリスタ用広幅ゲート
電圧を発生する方法は、一定幅のパルス信号を出力しタ
ーンオン時には、コンデンサに蓄積した高い電圧を発生
させ、てサイリスタをターンオンし、サイリスタのター
ンオン後は、抵抗によって電圧を低下させ、この降圧し
た低い電圧をサイリスタのゲートに印加している。すな
わち、従来の方法は、サイリスタのゲートに印加する低
い電圧の波高値を変えている。しかしながら、このよう
な従来の方法は、波高値を変えるために用いる抵抗によ
る損失が大きく、サイリスタが再点弧する時ゲート電流
が少ないため、サイリスタのスイッチング損失が増加す
るといった欠点を有している。

本発明の目的は、ゲート駆動回路の消費電力を小さくす
ることができるサイリスタゲート駆動回路を提供するこ
とにある。

本発明は、平均電圧が所定電圧になるようにデニーティ
制御された波高値の一定なパルス信号をサイリスタ点弧
信号としてサイリスタゲートに供給することによってゲ
ート駆動回路の消費電力を小さくしようというものであ
る。

以下、本発明の実施例について説明する。

第４図には、本発明の一実施例が示されている。

図において、サイリスタ点弧指令信号が入力されるデユ
ーティ制御回路１には、トランジスタ駆動回路２が接続
されている。このトランジスタ駆動回路２には、トラン
ジスタ３Ａ、３Ｂのベースが接続されている。このトラ
ンジスタ３Ａ、３Ｂのコレクタには、パルストランス４
０１次巻線が接続されており、このパルストランス４０
１次巻線の中点には直流電源６が接続されている。また
、トランジスタ３Ａ、３Ｂのエミッタには直流電源６が
接続されている。

また、パルストランス４の２次巻線には、整流回路５が
接続されており、この整流回１１１ｉ！＋５には、電流
制限抵抗８を介してサイリスタ７のゲートが接続されて
いる。

示す如き構成を有している。すなわち、サイリスク点弧
指令は、起動停止回路１０に入力される。

この起動停止回路１０には、比較回路１１と、鋸歯状波
発振回路１２がそれぞれ接続されている。

この鋸歯状波発振回路１２には、比較回路１１と、フリ
ップフロップ回路１３が接続されている。この比較回路
１１は、起動停止回路から出力される信号と鋸歯状波発
振回路１２から出力される信号とを比較してパルス信号
を出力する。また、フリップフロップ回路１３は、交互
に信号をＡＮＤ回路１４．１５に出力するために用いら
れるものである。比較回路１１からの出力はＡＮＤ回路
１４゜１５にそれぞれ入力され、フリツプフロツプ回路
１３によって第１図図示トランジスタ３Ａ、３Ｂの両方
のトランジスタを駆動するように構成されている。

このように構成されるものであるから、第３図囚に示す
如き交流電源に対し、第３図面に示す如きサイリスタ点
弧指令が入力されると、デユーティ制御回路１の起動停
止回路１０からの出力は、第３図０に示す如きものとな
る。この起動停止回路１０から出力される信号によって
第３図（ト）に示す如き鋸歯状波が出力され、この鋸歯
状波と第３図０に示す如き起動停止回路出力信号とが比
較回路１１において比較され、第３図■に示す如きパル
ス信号を出力する。この第３図（ト）に示す如きノ（ル
ス信号は、フリップフロップ回路１３からの信号によっ
て、ＡＮＤ回路１４．１５を介して交互にトランジスタ
３Ａ、３Ｂに印加されパルストランス４の２次巻線に第
３図［Ｆ］に示す如きパルス電圧が誘起される。このパ
ルストランス４の２次巻線に誘起されるパルス信号は、
整流回路５によって第３図０に示す如き信号となってサ
イリスタ７のゲートに印加される。この整流回路５の出
力平均電圧は、第３図０に示す如き電圧となる。この第
３図０に示す如き電圧をサイ°リスタフに印加すること
によってサイリスタ７を介して、交流電源上り負荷に第
３図（Ｄに示す如き電圧が印加される。

したがって、本実施例によれば、従来例の如きゲート駆
動回路の電力損失を防止することができる。

また、従来例の如く抵抗を用いて降圧しないため、本実
施例によれば、発熱が小さくなるので他に放熱処理を必
要としないため小型化することができる。

以上説明したように、本発明によれば、ゲート駆動回路
の消費電力を小さくすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図図示デユーティ制御回路の詳細図、第３図は第１図第
２図のタイムチャートである。

Claims (1)

1. 【特許請求の範囲】 １、サイリスタ点弧指令パルスを一定の波高値を有する
   高周波パルス信号に変換し該高周波パルス信号のオン・
   デユーティを変化させるデユーティ制御回路と、該デユ
   ーティ制御回路からの信号によ２てトランジスタを駆動
   して正負の１次パルス電圧を発生するトランスと、該ト
   ランスの２次パルス電圧を整流する整流回路とを備えた
   サイリスタゲート駆動回路。 ２、特許請求の範囲第１項記載の発明において、上記デ
   ユーティ制御回路において出力されるデユーティ制御パ
   ルスは、サイリスタのターンオン時にはデユーティ−が
   大きく、ターンオン後はデユーティが小さいパルス信号
   であることを特徴とするサイリスタゲート駆動回路。