JPS59100545A - Ｉｃチツプのダイボンド装置 - Google Patents

Ｉｃチツプのダイボンド装置

Info

Publication number
JPS59100545A
JPS59100545A JP57211591A JP21159182A JPS59100545A JP S59100545 A JPS59100545 A JP S59100545A JP 57211591 A JP57211591 A JP 57211591A JP 21159182 A JP21159182 A JP 21159182A JP S59100545 A JPS59100545 A JP S59100545A
Authority
JP
Japan
Prior art keywords
substrate
stamping
actuator
chip
stamping heads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57211591A
Other languages
English (en)
Inventor
Toshiyuki Yamaguchi
敏行 山口
Shigenari Takami
茂成 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP57211591A priority Critical patent/JPS59100545A/ja
Publication of JPS59100545A publication Critical patent/JPS59100545A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/011—Apparatus therefor
    • H10W72/0113—Apparatus for manufacturing die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ＋１１　　技術分野 本発明はエポキシ樹脂等接着剤のスタンピング方式によ
るＩＣチップの基板へのダイボンドの生産性を向上させ
る技術に関する。
（２）背景技術 従来エポキシ樹脂を用いたダイボンディングの場合、樹
脂塗布方式はディスペンサーによるもの、スタンピング
によるもの、スクリーン印刷によるもの等がある。スク
リーン印刷方式の場合、１回の印刷で必要な箇所に樹脂
を塗布することができるが、材料のむだが多く、また凹
凸のある基板には適用が難かしい。ディスペンスの方式
、スタンピングの方式ではこのような問題点はないが、
多くのＩＣを有する場合、各ＩＣチップの接合部分へＩ
Ｃの数の回数だけエポキシ樹脂の塗布が必要となり生産
性に欠ける。ディスペンスの方式とスタンピングの方式
との差は、前者は比較的量の多い場合の定量塗布に向き
後者は少量の場合の定量塗布に適している。
第１図乃至第３図は従来のスタンピング方式゛を表わし
ている。
（１）はスタンピングヘッドで、スプリング（２）を介
してアクチュエータ（図示せず）に支持され、接名剤を
入れた容器（３）と電気回路基板やリードフレーム等の
基板（４）間を往復し、容器（３）中でスタンピングヘ
ッド（１）につけた接着剤を基板（４）のＩＣチップ（
５１の取付部（６）にスタンプするものである。而して
従来のこの種の装置においてはこのスタンピングヘッド
（１１は１個のみ使用していたので、基板（４）に複数
個のＩＣチップ（５）を取付けるときには複数回の往復
動と対応する取付部（６）への位置変更をさせるための
ＮＣ制御装置が必要であった。ＩＣチップ（５）はこの
あと接着剤を塗布した取付部（６）へ上載し、加熱硬化
せしめて接合される。１つの基板１こ１つのＩＣを実装
する場合はこの従来のもので十分生産性もあがるが、１
つの基板に複数個のＩＣチップがある場合、上記の動作
を繰り返し行なわなければならず、時間のロスを含むの
である。
（３）発明の目的 本発明は複数個のＩＣを有するハイブリッドＩＣの製造
工程において、ＩＣチップと基板を接合するダイボンデ
ィング工程にエポキシ樹脂、導電性接着剤、ペースト半
田等の接着剤を用いる場合の生産性の向上を目的とする
。
（４）　　発明の構成 本発明は第４図乃至第６図に示す実施例の如くスタンピ
ンヘッド（１）をＩＣチップの数だけ用意し、スタンピ
ングの動作を１回ですませようとするものである。
本実施例では、３個のスタンピングヘッド（１）を各々
スプリング（２）を介して１個のアクチュエータ（７）
に支持させている。スタンピングヘッド（１）の配置は
、各々スタンピングヘッド（１）が基板（４）の各取付
部（６）に対応配置されている。そしてこのアクチュエ
ータ（７）はスタンピングヘッド（１）を接着剤を入れ
た容器（３１と基板（４）間を往復し、容器（３）の中
でスタンピングヘッドｆｉｌにつけた接着剤を基板（４
）の３個の各取付部（６）に同時にスタンプするのであ
る。
接着剤の塗布された取付部（６）へＩＣチップ（５）を
上載し、加熱硬化せしめて接合は完了する。尚、スタン
ピングヘッド（１）は基板（４）の種類の変更Ｓこより
、その取付部（６）に対応するようアクチュエータ（７
）に配置変更できるようになっている。
（５）発明の効果 斜上の如くこの発明によれば、エポキシ樹脂等接着剤の
基板への塗布がＩＣチップの数にかかわらず１度ででき
るので生産性の向上（ロスタイムの低減）があがる。ま
た、これまでの説明はダイボンディング材料をエポキシ
樹脂に限っているが、導電接着剤、ペーストはんだ等の
接合剤に適用できるのは言うまでもないことである。
【図面の簡単な説明】
第１図乃至第３図は従来例を示す斜視図、第４図乃至第
６図はこの発明の一実施例を示す斜視図である。 特許出願人 松下電工株式会社 代理人弁理士　　竹　元　敏　丸 （ほか２名） 第１図 第３図 第４図 ３ 第５日

Claims (1)

    【特許請求の範囲】
  1. （１）複数のスタンピングヘッドを１個のアクチュエー
    タに支持させ、基板上の複数個のＩＣチップの取付部に
    同時に接着剤の塗布をおこなうことを特徴とするＩＣチ
    ップのダイボンド装置。
JP57211591A 1982-11-30 1982-11-30 Ｉｃチツプのダイボンド装置 Pending JPS59100545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57211591A JPS59100545A (ja) 1982-11-30 1982-11-30 Ｉｃチツプのダイボンド装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57211591A JPS59100545A (ja) 1982-11-30 1982-11-30 Ｉｃチツプのダイボンド装置

Publications (1)

Publication Number Publication Date
JPS59100545A true JPS59100545A (ja) 1984-06-09

Family

ID=16608296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57211591A Pending JPS59100545A (ja) 1982-11-30 1982-11-30 Ｉｃチツプのダイボンド装置

Country Status (1)

Country Link
JP (1) JPS59100545A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413723U (ja) * 1987-07-15 1989-01-24
FR2672428A1 (fr) * 1991-02-04 1992-08-07 Schiltz Andre Procede et dispositif d'insertion de puces dans des logements d'un substrat par tete d'encollage.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413723U (ja) * 1987-07-15 1989-01-24
FR2672428A1 (fr) * 1991-02-04 1992-08-07 Schiltz Andre Procede et dispositif d'insertion de puces dans des logements d'un substrat par tete d'encollage.

Similar Documents

Publication Publication Date Title
US4661192A (en) Low cost integrated circuit bonding process
US6110761A (en) Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
US6719550B2 (en) Apparatus for epoxy loc die attachment
JPS59100545A (ja) Ｉｃチツプのダイボンド装置
JPH0419908B2 (ja)
JPH10150069A (ja) 半導体パッケージ及びその製造方法
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JPS63289824A (ja) 集積回路装置の実装方法
JPH0766356A (ja) チップ部品の実装構造
JP2772828B2 (ja) ダイボンディング方法
JP2623762B2 (ja) 半導体素子の実装構造
WO1996013066A1 (en) Method of attaching integrated circuit dies by rolling adhesives onto semiconductor wafers
JPH02102563A (ja) 半導体装置とその製法
GB2376803A (en) Jig for assembling electrical circuit boards and components
JPS6066440A (ja) 半導体装置の製造方法
JPH03160751A (ja) 半導体装置
KR100219348B1 (ko) 페이스트를 이용한 칩 부착방법
JPS63104428A (ja) 半導体ペレツトの接着方法
JPH0366150A (ja) 半導体集積回路装置
JPH0379065A (ja) 半導体装置用リードフレーム
JPS6174394A (ja) リ−ドレス部品の半田付方法
JPH04299847A (ja) ベアチップの封止方法
TW495937B (en) Bonding method of chips
JPH0254942A (ja) 半導体チップへの導電性接着剤塗布方法およびその半導体チップを有する半導体製品
JPH0312940A (ja) ペレットのマウント方法