JPS59101850A - 絶縁樹脂が充填された溝を有する半導体装置 - Google Patents
絶縁樹脂が充填された溝を有する半導体装置Info
- Publication number
- JPS59101850A JPS59101850A JP57211738A JP21173882A JPS59101850A JP S59101850 A JPS59101850 A JP S59101850A JP 57211738 A JP57211738 A JP 57211738A JP 21173882 A JP21173882 A JP 21173882A JP S59101850 A JPS59101850 A JP S59101850A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- oxide film
- insulation resin
- grooves
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/019—Manufacture or treatment of isolation regions comprising dielectric materials using epitaxial passivated integrated circuit [EPIC] processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバイポーラ集積回路の集積度を高めることを目
的として、半導体素子間の分離部にＶ溝を形成した後、
該■溝のみに絶縁樹脂を充填した半導体装置に関するも
のである。
的として、半導体素子間の分離部にＶ溝を形成した後、
該■溝のみに絶縁樹脂を充填した半導体装置に関するも
のである。
従来、素子分離領域を形成する方法としては半導体表面
を覆っている所足の酸化膜を除去後、ｎ形エピタキシャ
ル層の一部分をｐ形化させるために導入されるボロンを
エピタキシャル層中に選択的に拡散及び酸化することに
より形成される。
を覆っている所足の酸化膜を除去後、ｎ形エピタキシャ
ル層の一部分をｐ形化させるために導入されるボロンを
エピタキシャル層中に選択的に拡散及び酸化することに
より形成される。
しかし、この方法におけるボロンは拡散及び酸化によっ
てエピタキシャル層の厚さ方向（以下縦方向という）に
拡散されると同時に横方向に対しても縦方向の８０％の
距離迄拡散されるため、その拡散距離を考慮した設計を
せざるを得す、半導体装置の集積度を低める要因となっ
ていた。
てエピタキシャル層の厚さ方向（以下縦方向という）に
拡散されると同時に横方向に対しても縦方向の８０％の
距離迄拡散されるため、その拡散距離を考慮した設計を
せざるを得す、半導体装置の集積度を低める要因となっ
ていた。
−また、素子分離領域を形成するための他の方法として
はエピタキシャル層の縦方向に対し、凹部を形成した後
、凹内部に多結晶シリコンを充填し、且つ表面にレジス
トを塗布した後、プラズマエツチングにより表面を平坦
化する方法等があるが、多結晶シリコンを充填するには
約６００〜７００℃前後で長時間加熱する等の欠点を有
する。
はエピタキシャル層の縦方向に対し、凹部を形成した後
、凹内部に多結晶シリコンを充填し、且つ表面にレジス
トを塗布した後、プラズマエツチングにより表面を平坦
化する方法等があるが、多結晶シリコンを充填するには
約６００〜７００℃前後で長時間加熱する等の欠点を有
する。
本発明の目的は上述の欠点を除去した半導体装置を提供
することにある。
することにある。
本発明の特徴は、バイポーラ集積回路において、半導体
素子間の分離部にエピタキシャル層から基板布達するＶ
溝をもち、とのＶ溝を含む半導体表面に酸化膜及び窒化
膜が形成せられ、とのＶ溝のみに絶縁樹脂が充填せられ
た半導体装置にある。
素子間の分離部にエピタキシャル層から基板布達するＶ
溝をもち、とのＶ溝を含む半導体表面に酸化膜及び窒化
膜が形成せられ、とのＶ溝のみに絶縁樹脂が充填せられ
た半導体装置にある。
以下、本発明の一実施例を図面を参照して詳細に説明す
る。
る。
第１図は従来例の断面図である。第１図において、ボロ
ンを拡散後酸化することによって素子分離領域４を形成
し、これによってベース６、グラフトベース７、コレク
タ５及びエミッタ８ヲ含ｔｒ素子を隣接素子から分離さ
れる。この上には更に酸化膜９．窒化膜１０．コンタク
ト部１５．アルミニウム１１及びアルミナ１２が形成さ
れる。この様な従来例においては素子分離領域４は横方
向への拡散によって集積度が低くなる要因となる。
ンを拡散後酸化することによって素子分離領域４を形成
し、これによってベース６、グラフトベース７、コレク
タ５及びエミッタ８ヲ含ｔｒ素子を隣接素子から分離さ
れる。この上には更に酸化膜９．窒化膜１０．コンタク
ト部１５．アルミニウム１１及びアルミナ１２が形成さ
れる。この様な従来例においては素子分離領域４は横方
向への拡散によって集積度が低くなる要因となる。
第２図（Ｎ〜（ｑは本発明実施例の工程順断面図である
。第２図（５）において、マスクを用い゛Ｃ半導体表面
の所定の酸化膜９を除去後、アルカリ溶液で異方性エツ
チングを行なってエピタキシャル層３から基板１迄到達
する開孔部をもつＶ溝１３を形成する。
。第２図（５）において、マスクを用い゛Ｃ半導体表面
の所定の酸化膜９を除去後、アルカリ溶液で異方性エツ
チングを行なってエピタキシャル層３から基板１迄到達
する開孔部をもつＶ溝１３を形成する。
次に第２図（５）に示す様に、全面的に酸化膜９を形成
後、マスクを使用して所定の酸化膜９を除去し、しかる
後コレクタ５にリン、ベース６及びグラフトベース７に
ボロンを拡散及び酸化し、さらにエミッタ８にリンを拡
散する。次に表面全体に酸化膜９を形成した後、その上
に窒化膜１０を形成する。その後、ウェハー表面にレジ
ストを塗布する要領と同じ要領で、ウェハーを回転しな
がら絶縁樹脂１４を塗布することによってＶ溝１３及び
該Ｖ溝１３以外部分への塗布がなされる。次に絶縁樹脂
１４をプラズマエツチングして、第２図（Ｑに示す様に
Ｖ溝１３の中にのみ、絶縁樹脂１４を残す。その後、コ
ンタクト部１５．アルミニウム１１及びアルミナ１２か
らなる半導体装置を得る。なお、■溝１３へ絶縁樹脂１
４を充填する目的は素子間の絶縁性を得、且つウェハー
表面を平坦化することによりアルミニウム配線時におけ
る段差による段切れ不良を防止するためである。
後、マスクを使用して所定の酸化膜９を除去し、しかる
後コレクタ５にリン、ベース６及びグラフトベース７に
ボロンを拡散及び酸化し、さらにエミッタ８にリンを拡
散する。次に表面全体に酸化膜９を形成した後、その上
に窒化膜１０を形成する。その後、ウェハー表面にレジ
ストを塗布する要領と同じ要領で、ウェハーを回転しな
がら絶縁樹脂１４を塗布することによってＶ溝１３及び
該Ｖ溝１３以外部分への塗布がなされる。次に絶縁樹脂
１４をプラズマエツチングして、第２図（Ｑに示す様に
Ｖ溝１３の中にのみ、絶縁樹脂１４を残す。その後、コ
ンタクト部１５．アルミニウム１１及びアルミナ１２か
らなる半導体装置を得る。なお、■溝１３へ絶縁樹脂１
４を充填する目的は素子間の絶縁性を得、且つウェハー
表面を平坦化することによりアルミニウム配線時におけ
る段差による段切れ不良を防止するためである。
この様な実施例では第１図の従来構造に見られる様な素
子分離領域４の横方向への拡散を無視できる。
子分離領域４の横方向への拡散を無視できる。
以上の説明から明らかな様に、本発明の半導体装置は従
来構造に比べて低温でＶ溝１３への充填が可能であり、
且つ素子分離領域４へのボロンの拡散及び酸化面積の減
少により、半導体装置の小チツプ化並びに高集積度化を
容易にならしめる効果を′有する。
来構造に比べて低温でＶ溝１３への充填が可能であり、
且つ素子分離領域４へのボロンの拡散及び酸化面積の減
少により、半導体装置の小チツプ化並びに高集積度化を
容易にならしめる効果を′有する。
第１図は従来例による半導体装置の断面図、第２図（５
）〜０は本発明実施例の工程順断面図で第２図（５）は
異方性エツチングにより■溝を形成した断面図、第゛２
図（Ｂ）はＶ溝形成後、酸化膜及び窒化膜を形成し、さ
らにグラフトベース、エミッタ及びコレクタを形成し、
しかる後絶縁樹脂を塗布した断面図、第２図（ｑは本発
明の半導体装置の最終的な断面図、である。 なお図において、１・・・・・・基板（ｐ又はｎ形）、
２°°°°°°埋込み（ｓｂ又はＢ又はＡｓ）、３・・
・・・・エピタキシャル層（ｎ形又はｐ形）、４・・・
・・・素子分離領域、５・・・・・・コレクタ、６・・
・・・・ベース、７・・・・・・グラフトベース、８・
・・・・・エミッタ、９・・・・・・酸化膜、１０・・
・・・・窒化膜、１１・・・・・・アルミニウム、１２
・・・・・・アルミナ（ＡＡｚＯｓ）、ｘ３・・・・・
・Ｖ溝、１４・・・・・・絶縁樹脂、１５・・・・・・
コンタクト部、である。
）〜０は本発明実施例の工程順断面図で第２図（５）は
異方性エツチングにより■溝を形成した断面図、第゛２
図（Ｂ）はＶ溝形成後、酸化膜及び窒化膜を形成し、さ
らにグラフトベース、エミッタ及びコレクタを形成し、
しかる後絶縁樹脂を塗布した断面図、第２図（ｑは本発
明の半導体装置の最終的な断面図、である。 なお図において、１・・・・・・基板（ｐ又はｎ形）、
２°°°°°°埋込み（ｓｂ又はＢ又はＡｓ）、３・・
・・・・エピタキシャル層（ｎ形又はｐ形）、４・・・
・・・素子分離領域、５・・・・・・コレクタ、６・・
・・・・ベース、７・・・・・・グラフトベース、８・
・・・・・エミッタ、９・・・・・・酸化膜、１０・・
・・・・窒化膜、１１・・・・・・アルミニウム、１２
・・・・・・アルミナ（ＡＡｚＯｓ）、ｘ３・・・・・
・Ｖ溝、１４・・・・・・絶縁樹脂、１５・・・・・・
コンタクト部、である。
Claims (1)
- バイポーラ型集積回路装置において、半導体素子間の分
離部にエピタキシャル層から基板布達するＶ溝をもち、
該Ｖ溝を含む半導体表面に酸化膜及び窒化膜が形成せら
れ、該Ｖ溝のみに絶縁樹脂が充填せられたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211738A JPS59101850A (ja) | 1982-12-02 | 1982-12-02 | 絶縁樹脂が充填された溝を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211738A JPS59101850A (ja) | 1982-12-02 | 1982-12-02 | 絶縁樹脂が充填された溝を有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59101850A true JPS59101850A (ja) | 1984-06-12 |
Family
ID=16610764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57211738A Pending JPS59101850A (ja) | 1982-12-02 | 1982-12-02 | 絶縁樹脂が充填された溝を有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59101850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302002A (en) * | 1990-09-28 | 1994-04-12 | Shiroki Corporation | Hip supporting apparatus of seat |
-
1982
- 1982-12-02 JP JP57211738A patent/JPS59101850A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302002A (en) * | 1990-09-28 | 1994-04-12 | Shiroki Corporation | Hip supporting apparatus of seat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0060613B1 (en) | Method of making a contact hole for semiconductor devices | |
| JPH0449777B2 (ja) | ||
| US4073054A (en) | Method of fabricating semiconductor device | |
| EP0111651B1 (en) | Semiconductor device comprising dielectric isolation regions | |
| JPS59101850A (ja) | 絶縁樹脂が充填された溝を有する半導体装置 | |
| JPS6324672A (ja) | 半導体装置の製造方法 | |
| KR100311103B1 (ko) | 반도체장치의제조방법 | |
| JPS6129539B2 (ja) | ||
| JPS63228730A (ja) | 半導体集積回路の製造方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JPS5984543A (ja) | バイポ−ラ集積回路装置およびその製造方法 | |
| JPS59184523A (ja) | バイポーラトランジスタの製造方法 | |
| JPS5941851A (ja) | 半導体装置の製造方法 | |
| JPH0745791A (ja) | 半導体装置の製造方法 | |
| JPH0582985B2 (ja) | ||
| JPS6238857B2 (ja) | ||
| JPS6292452A (ja) | 半導体装置の製造方法 | |
| JPS59181553A (ja) | 半導体装置の製法 | |
| JPS5996744A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JPH01189159A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6229890B2 (ja) | ||
| KR19980037506A (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| JPS59161067A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH04217343A (ja) | 半導体装置およびその製造方法 | |
| JPH0126548B2 (ja) |