JPS59117782A - 記憶装置リフレツシユ制御方式 - Google Patents

記憶装置リフレツシユ制御方式

Info

Publication number
JPS59117782A
JPS59117782A JP57229558A JP22955882A JPS59117782A JP S59117782 A JPS59117782 A JP S59117782A JP 57229558 A JP57229558 A JP 57229558A JP 22955882 A JP22955882 A JP 22955882A JP S59117782 A JPS59117782 A JP S59117782A
Authority
JP
Japan
Prior art keywords
refresh
signal
normal operation
time
time interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57229558A
Other languages
English (en)
Inventor
Osamu Toyama
修 遠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57229558A priority Critical patent/JPS59117782A/ja
Publication of JPS59117782A publication Critical patent/JPS59117782A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、記1q装置すフレ、シュ勃作の制御方式に関
するものである。
〔従来技術の説明〕
従来、記憶装置のりフレソソユ動作の制御は、記憶装置
内に時間管理手段を持ち、一定時間にこの記憶装置と接
続している外部処理装置ヘリフレ7ノユ動作に移行する
ための信号を転送し、この外部処理装置が記憶装置へ読
出し・書込み動作要求(通常動作要求)を転送するのを
一時中止させる。そして、前記リフレッシュ動作に移行
するための信号の前に、通常動作要求があってもその動
作とりフレッシュ動作が重ならない時間に、前記時間管
理手段よりリフレッシュ実行信号が出される。これによ
りリフレッシュ動作が実行され、リフレッシュ動作の終
了する時刻にリフレッシュ動作に移行するため信号を解
除して、前記テータ処理装置からの通常動作要求の転送
を可能にする。
このような従来例方式では、リフレッシュ移行信号を転
送するすぐ前に通常動作要求があるものとして、この通
常動作のための時間を割り当てることが必要であり、通
常動作要求がないときにはこの時間が無駄になる欠点が
あった。
この従来例方式についてさらに詳しく説明すると、第1
図は従来例方式のフロック構成図、第2図はその動作タ
イムチャートである。
カウンタ1の出力は信号線2を経由して、リフレノシュ
アドレスカウンタ3に与えられ、その出力は信号線4か
ら図外のリフレッシュされるメモリのアドレス回路に接
続される。カウンタ1の別の出力は、信号線5からリフ
レッシュ実行制御レジスフ21と内部リフレノンユモニ
タレソスタ9に接続される。
内部リフレノシュモニタレジスフ9にはさらにリフレッ
シュ終了情報か入力し、その出力は通常動作要求信号」
判定回路12に接続される。この接続により所要のりフ
レノソユ動作はすへてこのカウンタ1の出力信号により
制御される。このカウンタ1の出力であるリフレノシュ
アIレスキャリーアップ信号は信号線2より送出され、
これによりリフレノツユアドレスカウンタ3がカウント
アンプされ、リフレノンニアトレスハス4ヘリフレツシ
ユアドレスか信号線4から出力される。また、カウンタ
lの他の出力は、リフレノツユ制御情報線5を介して、
リフレッシュ実行制御レジスフ21へ入力され、リフレ
ッシュ動作命令2oが出力される。さらに、内部リフレ
ノシュモニタレジスフ9は、カウンタlの出力によりセ
ットされ、リフレッシュ終了情報8によりセットされ、
その出力は内部リフレッシュ信号10となる。
通常動作要求受付判定回路12は、この内部リフレッシ
ュ信号10により、通常動作要求信号11の受付けを判
断し、受付けられた場合(内部リフレッシュ信号lOか
出力されていない場合)には、通常動作命令13を出力
し、通常動作を開始する。
しかし、上述のような従来のりフレッシュ制御方式では
、リフレッシュアドレスと、内部リフレッシュ信号10
と、リフレッシュ動作命令2oとの時間的関係は、第2
図に示されるように固定的であり、常に内部リフレッシ
ュ信号10の直前に通常動作要求信号11が入力されて
通常動作が実行され、これが終了する時間まで待ってリ
フレッシュ動作命令20が出力され、リフレッシュ動作
が実行される。したがって、通常動作要求信号11が入
力されていなかった場合には、第2図の内部リフレソソ
ユ信号10がセントされてから、リフレッシュ動作命令
20が出力されるまでの時間が無駄に消費される。
〔発明の目的〕
本発明は、記1.q装置内でリフレッシュ動作の制御を
行う際に、リフレッシュ動作による通常動作要求の待ち
時間を無駄に消費せず最小限にとどめることを目的とす
る。
〔発明の要点〕
本発明は、リフレッシュを要する素子を用いた記憶装置
において、記憶内容の更新の周期を管理し、周期ことに
トリガ信号を生起する時間管理手段と、そのトリ力信号
が発生される以前のある定められた第1の時間間隔と、
前記トリガ信号発生後のある定められた第2の時間間隔
のどちらか一方または双方の時間間隔内に、外部処理装
置からの動作要求が記憶装置へ入力されたかどうか判断
する外部動作監視手段と、前記第1および第2の時間間
隔内にこの外部動作要求か入力されていなかった場合は
前記第2時間間隔の終了後ただちにリフレッシュ動作を
起動し、外部動作要求が入力されていた場合にはその要
求による動作が終了した後にただちにリフレッシュ動作
を起動するリフレソシュ起動手段とを備え、前記トリガ
信号の発生により始まりリフレッシュ動作が終了する時
刻のある一定時間前に終わるリフレッシュ可能時間量間
隔終了後から少なくともりフレノンユ動作に必要な時間
たけ動作要求を禁止させることを特徴とする。
〔実施例による説明〕
次に、本発明の実施例方式を添付図面を参照しでについ
て説明する。
第3図は本発明の第一実施例のフロック構成図である。
カウンタ1の一つの出力はりフレノシュアドレスカウン
ク3に接続され、他の出力は内部リフレソシュモニク9
とリフレノンユ移行制iHレジスタ6に接続され、さら
にリフレッシュ終了情報が人力する内部リフレッシュモ
ニタ9の出力は通常動作要求信号の入力する通常動作要
求受付判定回路12に入力する。またその出力は通常動
作監視用ソフトレジスタ14の始端に人力し、その入力
端部と出力端部とがともに血書監視レジスタ17の入力
に接続される。そしてその出力かりフレッシュ移行制御
レジスタ6の出力とともにリフレッシュ実行制御回路1
9の入力に接続される。
すなわち、本発明の方式では、通常動作要求受付判定回
路12の後段に、通審動作監視用ソフトレシスク14と
通常動作監視レシスク17を設けて、リフレッシュ可能
判断情報18を作成する。また、第1図で説明したりフ
レッシュ実行制御レシスク21の代わりに、リフレッシ
ュ移行制御レンスク6を設け、これによりリフレッシュ
移行信号7を作成する。このリフレッシュ可能判断情f
il?18とリフレフシュ移行信号7を条件として、リ
フレッシュ実行制御回路19はリフレッシュ動作命令2
0を最適の時間に出力する。
この第1の実施例による動作は、次の3つの場合に分け
られる。
■ リフレッシュ移行する直前に通常動作要求が入力さ
れた場合、 ■ リフレノツユ移行する時点で通常動作が実行中であ
った場合、 ■ リフレッシュ移行する時点で通常IJj作か実行中
でなく、すくリフレッシュ動作実行が可能な場合。
これらについて、第4図、第5図、第6図を用いて説明
する。上記■の場合には、第4図で示すように、内部リ
フレッシュ信号10がセットされる直前に通常動作要求
信号】1が入力され、リフレッシュ可能判断情報18が
セントされる。通常動作が終了するとりフレッシュ可能
判断情報18はりセットされ、これによりリフレッシュ
実行制御回路19゜よりリフレッシュ動作命令20が出
力され、リフレッシュ動作が実行される。この場合には
、内部リフレッシュ信号10かセットされて通常動作要
求の受付けを禁止している時間は、第3図の場合と同し
である。
上記■の場合には、第5図で示すように内部リフレッシ
ュ信号10かセットされる時には通常動作か実行中であ
り、リフレッシュ可能判断情報18がすでにセットされ
ている。このときには■の場合と同様に、リフレッシュ
可能判断情報18がリセットされるとりフレノンユ動作
が実行される。この場合、通常動作要求信号11が、内
部リフレッシュ信号10の直前より早く入力されている
ため、その分だけ早(リフレッシュ動作が実行され終了
も早くなる。このため、内部リフレッシュ信号1oがセ
ットされて通常動作要求の受付けを禁止している時間は
短かくなる。
上記■の場合には、第6図で示すように、通常動作要求
信号11は入力されていないことより、リフレッシュ可
能判断情報18は常に可能の状態になっている。内部リ
フレッシュ信号10がセントされるとすくにリフレッシ
ュ動作命令20が出力され、リフレッシュ動作が実行さ
れる。この場合には、内部リフレッシュ信号10がセッ
トされて通常動作要求の受付けを禁止している時間は、
リフレッシュ動作の実行に必要な時間のみとなり、従来
方式の時間の8gは解消される。
第7図は、本発明の第二実施例のブロック構成図である
。カウンタ1の出力は、それぞれリフレッシュアドレス
カウンタ3、時間間隔制御レジスタ22、リフレッシュ
実行制御回路I9、内部リフレッシュモニタレジスタ9
に入力する。また前記時間間隔制御レジスタ22の出力
は適当動作要求信号とともに外部動作監視回路23に人
力し、その出力がりフレッシュ実行制御回路19に入力
する。
上記リフレッシュ実行制御回路19の出力は内部リフレ
ッシュ解除信号26として前記内部リフレノシュモニタ
レノスフ9に入力する。
この第二の実施例では、カウンタXの出力により、時間
間隔制御レノスフ22ばリフレッシュ動作へ移る前に外
部動作要求を監視しなげれはならない時間間隔情報24
を出力する。この時間間隔情11j24が出力されてい
る間に通常動作要求信号11か入力されるかどうか判断
する外部動作監視回路23は、通常動作要求信号11が
入力された時には、その動作が終了したら、または入力
されなかった場合には、時間間隔情報24が解除された
らただちに、リフレッシュ可能判断情報18をリフレッ
シュ実行制御回路19へ送る。リフレッシュ実行制御回
路19は、前記リフレッシュ可能判断情報18が人力さ
れると、通常動作終了信号16、あるいはりフレッシュ
制御情報綿5からの信号によりリフレッシュ動作命令2
0を出力する。この信号により、リフレッシュ動作に起
動かかかるとともに、リフレッシュ動作監視回路25が
動作を始め、リフレッシュ動作か終了する時刻前には、
リフレッシュ動作監視回路25から内部リフレソンユ解
除信号26が内部リフレッシュモニタレジスタ9へ入力
される。この内部リフレソシュモニタレンスク9はリフ
レノツユ制御情報線5からの信号によりセットされ、前
記内部リフレノツユ解除信号2Gによりリセントされる
もので、このレノスフ9の内部リフレッシュ信号10は
外部処理装置へ転送され、リフレッシュに要している時
間に1ffi當動作要求の人力を禁止するための信号で
ある。
以上に示した第二の実施例によっても、第一の実施例の
場合と同様に、従来方式の時間の浪費を解〆肖される。
〔効果の説明〕
本発明には以上説明したように、通常動作を監視し、リ
フレッシュ動作へ移行した際に、通常動作が終了後ただ
ちにリフレッシュ動作を実行するようにすることにより
、リフレッシュ動作Qこよる通常動作要求の待ち時間を
無駄に消費せず最小限にとどめる効果がある。
【図面の簡単な説明】
第1図は従来例方式のフロック構成図。 第2図は第1図の従来方式のタイムチャート。 第3図は本発明の第一実施例方式のフロック構成図。 第4図は第3回の第一実施例方式の涌ん“動作要求が内
部リフl/ ノシュ信号の直前に入力された場合のタイ
ムチャ−1−0 第5図は第3図の第一実施例方式の通常動作要求が内部
リフレッシュ信号より以前に入力され、直前ではなかっ
た場合のクイムチヤード。 第6図は通常動作要求が入力されなかった場合のタイム
チャー1−0 第7図は本発明の第二実施例方式のフロック構成図。 ■・・カウンタ、2・・・信号線、3・・・リフレノシ
ュアトレスカウンタ、4・・・信号線、5・・・リフレ
ッシュ制御情報線、6・・・リフレッシュ移行制御レジ
スタ、7・・・リフレノツユ移行信号、8・・・リフレ
ノツユ終了情報、9・・・内部リフレッシュモニタレジ
スタ、10・・内部リフレッシュ信号、11・・・通常
動作要求信号、12・・通審動作要求受付判定回路、1
3・・・通常動作要求、14・・・通當動作監視用シフ
トレシスク、I5・・通常動作終了信号、16・・・通
常動作終了信号、17・・通常動作監視レジスタ、18
・・・リフレッシュ可能判断情幸浸、19・・・リフレ
ッシュ実行制御回路、20・・・リフレノツユ動作命令
、21・・・リフレッシュ実行制御レノスフ、22・・
・時間間隔制御レジスタ、23・・・外部動作監視回路
、24・・・時間間隔情報、25・・・リフレッシュ動
作監視回路、26・・・内部リフレッシュ解除信号。 特許出願人   日本電気株式会社 代理人 弁理士 井 出 直 孝 12 兜 1 回 4 (リフレッンλ了ドレス) 肩 4 圓 蔦 5図 第 6 図 ソ 第 7 図

Claims (1)

    【特許請求の範囲】
  1. (1)  リフレッシュを必要とする記憶装置において
    、そのリフレッシュの周期を管理し周期ことにトリガ信
    号を生起する時間管理手段と、 そのトリ力信号の発生前の第1の時間間隔と、前記トリ
    カ信号の発生後の第2の時間間隔とのとちらかの一方ま
    たは双方の時間間隔内に外部処理装置からの動作要求が
    記憶装置へ入力されたかとうか判断する外部動作監視手
    段と、 前記第1および第2の時間間隔内に、この外部動作要求
    か入力されていなかった場合に前記第2時間間隔の終了
    後たたらにリフレアツユ動作を起動し、外部動作要求が
    入力された場合にはその要求による動作が終了してから
    ただちにリフレッシュ動作を起動するりフレッシュ起動
    手段と、前記トリガ信号の発生により始まりリフレ・ノ
    ンユか終了する時刻の一定時間前に終わるリフレ・ノシ
    ュ可能時間間隔信号を生成し、この信号を外部処理装置
    へ送出して前記第2時間間隔終了後から少なくともりフ
    レッシュ動作に必要な時間の間たげ動作要求の発生を禁
    止させる外部動作禁止手段と を備えたことを特徴とする記憶装置リフレッシュ制御方
    式。
JP57229558A 1982-12-24 1982-12-24 記憶装置リフレツシユ制御方式 Pending JPS59117782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57229558A JPS59117782A (ja) 1982-12-24 1982-12-24 記憶装置リフレツシユ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57229558A JPS59117782A (ja) 1982-12-24 1982-12-24 記憶装置リフレツシユ制御方式

Publications (1)

Publication Number Publication Date
JPS59117782A true JPS59117782A (ja) 1984-07-07

Family

ID=16894047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57229558A Pending JPS59117782A (ja) 1982-12-24 1982-12-24 記憶装置リフレツシユ制御方式

Country Status (1)

Country Link
JP (1) JPS59117782A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4963351A (ja) * 1972-06-09 1974-06-19
JPS5035537A (ja) * 1973-07-12 1975-04-04
JPS50114939A (ja) * 1974-02-18 1975-09-09
JPS52114939A (en) * 1976-03-19 1977-09-27 Mitsubishi Electric Corp Digital protective relay unit
JPS53101238A (en) * 1977-02-16 1978-09-04 Hitachi Ltd Operation control system for memory device
JPS5744289A (en) * 1980-08-28 1982-03-12 Fujitsu Ltd Memory control system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4963351A (ja) * 1972-06-09 1974-06-19
JPS5035537A (ja) * 1973-07-12 1975-04-04
JPS50114939A (ja) * 1974-02-18 1975-09-09
JPS52114939A (en) * 1976-03-19 1977-09-27 Mitsubishi Electric Corp Digital protective relay unit
JPS53101238A (en) * 1977-02-16 1978-09-04 Hitachi Ltd Operation control system for memory device
JPS5744289A (en) * 1980-08-28 1982-03-12 Fujitsu Ltd Memory control system

Similar Documents

Publication Publication Date Title
JPH0496163A (ja) Dmaコントローラ
US4807112A (en) Microcomputer with a bus accessible from an external apparatus
JPH05165762A (ja) Dmaコントローラ
JPH11134292A (ja) パイプライン方式のバスを用いたメモリ制御方式
US5481756A (en) DMA controller mailing auto-initialize halting unit
JPS59117782A (ja) 記憶装置リフレツシユ制御方式
JPH04279912A (ja) クロック制御回路
JPS6146552A (ja) 情報処理装置
JPS6020392A (ja) リフレツシユ制御方式
JPS59146326A (ja) チヤネル装置の制御方式
JPH02196544A (ja) 通信制御装置
JPH04222009A (ja) データ処理装置
JP2004220309A (ja) マルチプロセッサシステム
JP3199990B2 (ja) 情報処理装置
JPS6017123B2 (ja) デ−タ処理装置の無人運転装置
JP2896207B2 (ja) A/d変換装置
JPS5846423A (ja) ダイレクトメモリアクセス装置のインタ−フエイス回路
JPS6373453A (ja) 共通バス制御方式
JPH08241226A (ja) データモニタシステム
JPS61250766A (ja) メモリアクセス制御方式
JP2000090045A (ja) データ転送システム、ダイレクトメモリアクセス制御装置及び方法、並びに記録媒体
JPS61255448A (ja) メモリアクセス制御装置
JPH03111930A (ja) プリンタ自動選択方式
JPS62251820A (ja) 端末装置管理方式
JPH03121528A (ja) 画像表示装置電源制御方式