JPS59120884A - 回路ブロツクの樹脂封止構造 - Google Patents

回路ブロツクの樹脂封止構造

Info

Publication number
JPS59120884A
JPS59120884A JP57228953A JP22895382A JPS59120884A JP S59120884 A JPS59120884 A JP S59120884A JP 57228953 A JP57228953 A JP 57228953A JP 22895382 A JP22895382 A JP 22895382A JP S59120884 A JPS59120884 A JP S59120884A
Authority
JP
Japan
Prior art keywords
resin
hole
conductor pattern
chip
circuit block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57228953A
Other languages
English (en)
Other versions
JPS6354222B2 (ja
Inventor
Kunio Sakuma
佐久間　国雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP57228953A priority Critical patent/JPS59120884A/ja
Priority to CH694183A priority patent/CH660551GA3/fr
Publication of JPS59120884A publication Critical patent/JPS59120884A/ja
Priority to US06/891,084 priority patent/US4644445A/en
Publication of JPS6354222B2 publication Critical patent/JPS6354222B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Clocks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は腕時計用回路ブロックの樹脂封止構造に関する
。
一般的に腕時計用の回路ブロックにおいては、その組み
込まれた集積回路素子以下ＩＣチップと呼ぶ。）をエポ
キシ糸の樹脂により、モールドすることにより、その信
頼性を確保している。
従来、腕時計用回路ブロックにおいて、フレキシブル回
路基板にＩＣチップがエースタウンボンディングされて
いる場合、そのＩＣチップのモールド方法は、第２図に
示すように、ベースフィルム４の、ＩＣチップ１の能動
面に対向した部分に穴５を設け、これを利用して樹脂を
流し込み封止する方法が用いられている。
しかるにこの方法は、第２図のような場合には問題ない
が、第３図に示すように、■ＣＣチップ１の能動面に対
向した部分に、回路導体パターン７が穴５を取り囲むよ
うに配置されている場合にはモールド用樹脂６の流れが
その導体パターン７に妨げられて、ＩＣ表面全面にモー
ルド用樹脂が流れ込まずに充填不足となる場合が発生す
る、特にこの現象はフェースダウンボンティング後、Ｉ
Ｃチップ表面と導体パターン３の空隙すなわちバンプ２
の高さが小さい場合に顕著である。また、７のようなＩ
Ｃチップの能動面に対向した部分の導体パターン引き回
しは、高密度にＩＣを実装する必要がある場合及び他の
同種の商品とＩＣを共通に用いたい場合などに必然的に
要求される配置である。
本発明はかかる欠点を除去したものであり、その目的は
、前述のようにＩＣチップの能動面に対向した部分にも
回路導体パターンの引き回しがある場合でも、特にコス
トアップすることなく、ＩＣ表面の全域に渡ってモール
ド用樹脂を流し込むことを可能とする方法を提供するこ
とである。
以下実施例に革づいて本発明を詳しく説明する。
第１図において、１はＩＣチップであり、バンプ２によ
り、ベースフィルム４上に引き回された回路導体パター
ン３及び８にフェースダウンボンディングされている。
８は本発明による構造の回路導体パターンであり、樹脂
注入用の穴５の上をオーバーハング状に横断している点
に特徴がある。
このような構造とすることにより、穴５よりモールド用
樹脂６を注入した際に、８の導体パターンを包み込む状
態にて樹脂がＩＣ表面に向って流入するため、途中にて
図３の場合のようにさえぎられて流れにくくなるという
現象は解消さえ、ＩＣの能動面全面を樹脂にて完全に覆
うことが可能となる。
具体列をあげると、穴５の大きさはφ１．３ｍｍ、導体
パターン８の厚みは３５μ、幅は６０μ、ＩＣ１と導体
パターン８との間隙は１５μである。
本発明は、同種の商品と共通のＩＣを用いたい場合など
で、設計上ＩＣの能動面に対向した基板の位置に回路導
体パターンを引き回すことが不可欠の場合において、モ
ールドの充填不足の問題を解決することができる点とと
もに、その導体パターンの新構造部についても基板製作
上他のオーバング部と同一工程にて製造することができ
るためコストアップせずに目的を達成できる点などすぐ
れた効果を有するものである。
【図面の簡単な説明】
第１図（ａ）（ｂ）は本発明による樹脂による樹脂封止
構造の概念図。 第２図（ａ）（ｂ）は従来の方式による樹脂封上構造の
概念図。 第３図（ａ）（ｂ）は従来の方式による樹脂封止構造の
問題点の説明図。 １・・・ＩＣチップ ２・・・バンプ ３・・・回路基板導体パターン ４・・・回路基鈑ベースフィルム ５・・・モールド用穴 ６・・・モールド用樹脂 ７・・・ＩＣチップの能動面に対向した位置にあるオー
バーハングしていない導体パターン８・・・ＩＣチップ
の能動面に対向した位置にあるオーバーハングした導体
パターン 以上

Claims (1)

    【特許請求の範囲】
  1. フェースダウンボンディングされた集積回路素子を有す
    る腕時計用フレキシブル回路素子において、接合された
    集積回路素子の能動面に対向する位置のベースフィルム
    部に、集積回路素子の外形よりも小さい形状で、かつ回
    路の導体パターンがその上をオーバーハング状態で横断
    するように引き回された構造の、集積回路素子封止用樹
    脂の流入口としての穴を有することを特徴とする腕時計
    用回路ブロックの樹脂封止構造。
JP57228953A 1982-12-27 1982-12-27 回路ブロツクの樹脂封止構造 Granted JPS59120884A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57228953A JPS59120884A (ja) 1982-12-27 1982-12-27 回路ブロツクの樹脂封止構造
CH694183A CH660551GA3 (ja) 1982-12-27 1983-12-27
US06/891,084 US4644445A (en) 1982-12-27 1986-07-31 Resin mounting structure for an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57228953A JPS59120884A (ja) 1982-12-27 1982-12-27 回路ブロツクの樹脂封止構造

Publications (2)

Publication Number Publication Date
JPS59120884A true JPS59120884A (ja) 1984-07-12
JPS6354222B2 JPS6354222B2 (ja) 1988-10-27

Family

ID=16884439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57228953A Granted JPS59120884A (ja) 1982-12-27 1982-12-27 回路ブロツクの樹脂封止構造

Country Status (1)

Country Link
JP (1) JPS59120884A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184494U (ja) * 1986-05-15 1987-11-24
JPS6455490U (ja) * 1987-10-02 1989-04-05
US5438216A (en) * 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
US6107689A (en) * 1996-07-30 2000-08-22 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184494U (ja) * 1986-05-15 1987-11-24
JPS6455490U (ja) * 1987-10-02 1989-04-05
US5438216A (en) * 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
US6107689A (en) * 1996-07-30 2000-08-22 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JPS6354222B2 (ja) 1988-10-27

Similar Documents

Publication Publication Date Title
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US4644445A (en) Resin mounting structure for an integrated circuit
JPS59120884A (ja) 回路ブロツクの樹脂封止構造
JPH04124846A (ja) テープキャリヤ
JPH0484452A (ja) 樹脂封止型半導体装置
JPH0418399A (ja) Ｉｃモジュール
JPH04215461A (ja) 半導体パッケージ
JPH0237761A (ja) 混成集積回路装置
JPH01146376A (ja) チップｌｅｄ
JPH09307026A (ja) 電子モジュール構造
JPH11288978A (ja) 半導体装置
JPH0990007A (ja) 磁気センサ及びそのパッケージング方法
JPH0222886A (ja) 混成集積回路
JPH04119655A (ja) プリント配線板
JP3061114U (ja) 半導体装置のモ―ルド樹脂
KR940008644Y1 (ko) 시스템 보드 레벨 패키지
KR0148083B1 (ko) 더미 패드를 갖는 리드프레임 및 그를 이용한 칩 패키지
JPH02146740A (ja) 半導体装置
KR100244509B1 (ko) 반도체 패키지의 제조방법
JPS61140157A (ja) 樹脂封止型半導体装置
JPH03220757A (ja) 半導体モジュール
JPS63265454A (ja) 半導体装置
JPH0327556A (ja) ダムフレーム用マスク
KR920010863A (ko) 반도체장치
JPH0787228B2 (ja) Ｉｃデバイス