JPS5913478A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はＣＣＤ（１［荷結合素子）から成る固体撮像素
子に関し、特に水平絵素のピッチを犬としても水平レジ
スタのピッチを大きくせずにすむようにし−しかも転送
ロスがないようにしたものであるＯ 背景技術とその問題点 ＣＣＤから成る固体撮像素子例えばフレームトランファ
型のものを高解像度のものとしていくと水平レジスタで
ショートチャンネル効果や電極加工精度上の問題が生じ
る。また光学系が１インチ、２／３インチ、１／２イン
チへと順次小さくなるものに対応させてチップサイズを
小さくさせていくと同様な問題が生じる。

即ち、フレームトランスファ型の固体撮像素子ではイメ
ージ部で光学像に対応した信号電荷を形成し、この信号
電荷をストレージ部へと垂直方向に転送し、そののちス
トレージ部の転送終端にある電荷を水平レジスタで順次
読出していく。この場合、水平レジスタは水平絵素に応
じた分だけのビットを要し、このため高解像度を図る場
合には水平レジスタのビット数を増加させなければなら
ない。そうすると水平レジスタのピッチが太きくなって
ショートチャンネル効果や電極加工精度上の問題が生じ
るのである。固体撮像素子を小型化する場合にも同様の
問題がある。このことに説明は要しないであろう。

ところで本出願人は水平レジスタを２本用意して成る固
体撮像素子を提供している（特願昭５６−６５６５７号
）。この固体撮像素子ではストレージ部をなす垂直レジ
スタのひとつ置きの列を転送させられてくる信号電荷を
、−万の水平レジスタで読出し、残りのひとつ置きの列
を転送させられてくる信号電荷を多方の水平レジスタで
読、出すようにしている。そのため１本の水平レジスタ
のビット数ｉｍｊ、１／２で済み」；述のショートチャ
ンネル効果や電極加工精度上の問題を回避し得る。

但しこの固体撮像素子では、垂直し／ジヌタの転送終端
に一方の水平レジスタを配置し、この一方の水平レジス
タに対し転送方向にやや離れた配置で、この一方の水平
レジスタに並行するように他方の水平レジスタを配置す
る。そＬ５てこのような配置の関係−１ニストレ一ジ部
の垂直レジスタから転送されてくるパラレルな信号電荷
の１７２を、一方の水平レジスタをジジンブさせる形で
他方の水平レジス１夕に転送する必要がある。特願昭５
６−６５６５７号の固体撮像素子の具体的な例では、同
一のストレージ電極及びトランスファ電極で両水平レジ
スタを同時に駆動しＣＣＤ動作させ、ひとつ置きのスト
１／−ジ電極の配置で一方の水平レジスタのストレージ
部から他方の水平レジスタのストレージ部へとバイパス
するチャンネルを形成し、これによって垂直レジスタの
信号電荷を他方の水平レジスタのストレージ部へと転送
し得るようにしている。

１７かしながら、このような転送においては、一方の水
平レジスタのストレージ部すなわち、垂直レジスタの最
終ステージがわの水平レジスタのストレージ部にトラン
ジットの信号電荷が残留するおそれがある。そして、こ
のように信号電荷が残留すると、他方の水平レジスタで
は伝送効率が低下し、また、一方の水平レジスタで（１
７ｊ：電荷の混入にともなってＳＩＮが劣化する。

発明の目的 本発明はこのような事情を考慮してなされたものであり
、固体撮像素子の高解像度化や小型化を図っても水平レ
ジスタのピッチを犬とすることがなく、しかも転送ロス
にともなう伝送効率やＳＩＮの劣化を回避することがで
きる固体撮像素子を提供することを目的としている。

発明の概要 本発明では、このような目的を達成するために１２本の
水平レジスタを用意して水平方向の読出し動作を分担す
るようにしている。そして、垂直レジスタの転送終端か
ら離間した水平レジスタに近接させて蓄積電極を形成し
、その水平レジスタに信号電荷を転送する際にこの信号
電荷を蓄積電極領域に一時蓄えておくようにしている。

この固体撮像素子では、上述の垂直レジスタの転送終端
から離間した水平レジスタに信号電荷を転送する際に転
送ロスがなくなり伝送効率及びＳＩＮが向上する。

実施例 以下本発明の一実施例について図面を参照しながら説明
しよう。本例では、上述垂直レジスタの転送終端から離
間した水平レジスタへの信号電荷の転送を位相の異なる
ストレージ電極領域の間で行うようにｌ−だ固体撮像素
子に本発明を適用している。

第１図及び第２図は本例固体撮像素子の一部を示し、こ
れら第１図及び第２図において、ストレージ部をなす垂
直レジスタ（ＩＡ）　（ＩＢ）が垂直方向（第１図の上
下方向）に並行するように設けられている。これら垂直
レジスタ（ＩＡ）　（ＩＢ）はチャンネルストツバ領域
（２）により夫々分離されている。これらチャンネルス
トッパ領域（２）には散点を付す。他のチャンネルスト
ッパ領域についても同様である。

これら垂直レジスタ＜ＩＡ）　（ＩＢ）には図示しない
イメージ部から４８号電荷が転送され、こののち順次矢
印方向に転送が行われる。

垂直レジスタ（ＩＡ）　（ＩＢ）の転送終端にけ第１の
水平レジスタ（３）の各ステージが結合されている。こ
の結合位置には読出しゲート（４）が設けられ、この読
出しゲートに与えられる電位によって垂直レジスタ（Ｉ
Ａ）　（ＩＢ）から後段への転送が制御されるようにな
っている。第１の水平レジスタ（３）に並行するように
第２の水平レジスタ（５）が形成されている。

これら第１及び第２の水平レジスタ（３１（５）は例え
ば２相クロツクにより制御され、しかも共通のストレー
ジ電極（６Ａ）　（６Ｂ）及びトランスファ電極（７Ａ
）（７Ｂ）（第１図に破線で示す）によりＣＣＤ動作さ
せられる。

これら水平レジスタ＋３＋　＋５１の間にはＴ／Ｓゲー
ト（トランスファ・ストップゲート）　＋８１を設ける
。このＴ／Ｓゲート（８）の下にはチャンネルストッパ
領域（９）と←争チャンネル領域（１０）とが形成され
ている。ストレージ電極（６Ａ）の下の第１の水平レジ
スタ（３）のストレージ部から他のストレージ電極（６
Ｂ）の下の第２の水平レジスタ（５）のストレージ部へ
向うようにチャンネル領域α■が形成される。垂直レジ
スタ（ＩＡ）　（ＩＢ）に着目していえば一方の垂直レ
ジスタ（ＩＡ）に対応してチャンネル領域α０）が形成
されている。

即ち、全垂直レジスタ（ＩＡ）　（ＩＢ）に対ｌ〜でひ
とつ置きにチャンネル領域側が形成されている。このチ
ャンネル領域（川）ｊ心よって一方の垂直レジスタ（Ｉ
Ａ）の電荷は第１の水平レジスタ（３）のストレージ部
を介して第２の水平レジスタ（５）のストレージ部妬転
送されていく。他方の垂直レジスタ（１１３）を転送さ
れてくる電荷の転送はチャンネルストッパ領域（９）に
よって阻止され、第１の水平レジスタ（３）に留まるこ
ととなる。このことについては後に理解できるであろう
。

上述のｆｌｓ　２の水平レジスタ（５）の近傍には蓄積
電極（１６）が設けられている。転送方向に沿って言え
ば、第１の水平レジスタ（３）、１゛／Ｓゲート（８）
、第２の水平レジスタ（５）及び蓄積電極（１Ｇ）の順
に配列されることになる。この蓄積電極（１６）の下に
は散点で示すように、チャンネルストッパ領域０′７）
が形成され、これらチャンネルストッパ領域（］ηによ
って蓄積領域０８）が分離される。これら蓄積領域０梯
は図から明らかなようにストレージ電極（６Ｂ）に対応
する領域に形成される。本例では、蓄積電極（１６）を
設けることにより、後に理解されるように、転送ロスが
減少する。

尚、本例では電極（６Ａ）　（６Ｂ）　（７Ａ）　（７
Ｂ）の形状をＴ／Ｓゲート（８）の領域で斜めとなるよ
うにしている０即ち第１の水平レジスタ（３）の領域に
おける電極（６Ａ）（６Ｂ）　（７Ａ）　（７Ｂ）の空
間的な位相を第２の水平レジスタ（５）の領域における
位相に対してずらすようＫしている。このようにしてい
るため、チャンネル領域（１０）を若干斜めにするだけ
で一方のストレージ電極（６Ａ）の下のストレージ部か
ら他方のストレージ電極（６Ｂ）のストレージ部へと容
易にパイノ（スを行うことができる。電極（６Ａ）　（
６Ｂ）　（７Ａ）　（７Ｂ）の形状を真直ぐにするとチ
ャンネル領域（１０）をＴ／Ｓゲート（８）の領域で極
端に折り曲げなければならず、他方チャンネル領域（１
０１を真直ぐＫすれば電極（６Ａ）　（６Ｂ）　（７Ａ
）（７Ｂ）の形状を同様にＴ／Ｓゲート（８）の領域で
極端に折り曲げなければならない。このようにすること
は電極の加工精度上問題であり、また電荷の転送効率の
上でも不都合である。

また、本例では周知の通りストレージ電極（６Ａ）とト
ランスファ電極（７Ａ）とを共通接続してパスノ（−（
ＩＩＡ）　Ｋ接続し、これにクロック端子（１２Ａ）を
介してクロックφ１を供給するようにしている。他方、
他のストレージ電極（６Ｂ）及びトランスファ電極（７
Ｂ）も同様に共通接続し℃他のバスバー（１１Ｂ）Ｋ接
続し、他のクロック信号φ２を他のクロック端子（１２
Ｂ）を介して供給するようにしている。このクロック信
号φ１．φ２により水平レジスタｆ３＋　＋５１がＣＣ
Ｄ動作させられることについては説明を要しないであろ
う。

尚、第２図において、０３）は半導体基体、（神はゲー
ト絶縁膜、０９は絶縁膜である。

次にこの実施例の動作について第３図及び第４図をも参
照しながら説明しよう。尚、以下の説明では水平レジス
タ＋３１　＋５＋の動作についてのみ触れる。

図示しないイメージ部からストレージ部への電荷転送等
については説明を省略するとととする。

まず垂直レジスタ（ＩＡ）　（ＩＢ）の最終ステージの
電荷を読出すには、読出しゲート（４）をオンとした後
、時刻ｔｘ（第３図）でクロック端子（１２Ａ）　（１
２Ｂ入燃ゲート（８）及び蓄積電極Ｏｅをオン（高レベ
ル）とする。そうすると第４図Ａに示すように一方の垂
直レジスタ（ＩＡ）の最終ステージからの信号電荷が水
平レジスタ（３１（５）のストレージ部を介し、て蓄積
電極（１６１の蓄積領域ＯＱに転送され℃い〈。この場
合好ましくハ、第２の水平レジスタ（５）のストレージ
部の電位が第１の水平レジスタ（３）のストレージ部の
電位よりも深くなるようにする。たとえば、ストレージ
電極（６Ａ）のオン電位よりストレージ電１（６Ｂ）の
オン電位を高くする。あるいは、不純物濃度やゲート絶
縁膜Ｑ４）　（第２図）の厚さを加減する。このように
することにより、電極（６Ａ）の下の第１の水平レジス
タ（３）のストレージ部の電荷が電極（６Ｂ）の下の第
２の水平レジスタ（５）のストレージ部へスムーズに移
行し、最終的には信号電荷のほとんどが蓄積電極（１６
）の蓄積領域０模に移行する。勿論、他の垂直レジスタ
（ＩＢ）の最終ステージからの電荷はチャンネルストッ
パー領域（９）により阻止されて第１の水平レジスタ（
３）のストレージ部に残留する。

次に時刻Ｌ２（第３図）でクロック端子け２Ｂ）、Ｔ／
Ｓゲート（８）及び蓄積電極（１６１をオンとした−１
まで、も９１つのクロック端子（１２Ａ）をオフ（低レ
ベル）とする。そうすると第４図Ｂに示すように、一方
の垂直レジスタ（ＩＡ）の最終ステージから転送されて
きたのち電！（６Ａ）の下の第ルジスク（３）のストレ
ージ部に僅かに残っていた電荷も完全に第２の水平レジ
スタ（５）のストレージ部を介して蓄積電極（１６）の
蓄積領域（１８）に転送される。この後、時刻ｔ３（第
３図）でＴ／Ｓゲート（８）をもオフとし、以降の第１
の水平レジスタ（３）のＣＣＤ動作によって電荷が第２
の水平レジスタ（５）にまちがって転送されないように
する。また、この逆の誤転送が起こらないようＫする。

そして、時刻ｔ４（第３図）で蓄積電極（１６）をオフ
として、この領域に蓄積されていた信号電荷を第２の水
平レジスタ（５）のストレージ部に戻す（第４図Ｃ，Ｄ
）。以降は第３図で時刻ｔ５で示す時点からクロック端
子（１２Ａ）　（１２Ｂ）に反転するクロックφ１．φ
２を供給し工水子レジスク＋：３）　＋５）をＣＣＤ動
作させていく。

水平レジスタ＋３＋　（５）で読出される信号は別々に
出力回路で読出してもよいし、水平レジスタ［３＋　＋
５）の一方に１／２ビット分のステージを付加し両水平
レジスタ＋３＋　ｆ５ｊ間で位相を１８０°を変え、こ
ののちマルチプレクサ等で合成するようにしてもよい０
このような構成によれば２木の水平レジスタ（３）＋５
１　ｆｃ用いているため通常の１本の場合に比ベビット
数が１／２で済み集積度の上で２倍の余裕がある。

このため高解像度化に伴って水平画素数が増大したり、
１ｉ３インチの光学系等に合わせて小型化を行った場合
でも、ショートチャンネル効果に対して強く、且つ電極
の加工精度上の点からも好ましい。−！た水平レジスタ
（３ｉ　（５１をＣＣＤ動作させるクロック周波数が１
／２で済むため消費電力の上でも極めて実効がある。

そして、本例では第２の水平レジスタ（５）に転送すべ
き信号電荷を、一旦、蓄積電極（１６）下の蓄積領域０
８）に退避させ、この間に一方のストレージ電極（６Ａ
）及びＴ／Ｓゲート（８）をオフさせている。従って、
これらストレージ電極（６Ａ）及びＴ／Ｓゲート（８）
のオフ動作時に上述の信号電荷が他のチャンネル領域に
漏洩することがない。このため、転送ロスがなく、Ｓ／
Ｎも劣化しない。

また、本例では、第１の水平レジスタ（３）のシリアル
−出力と第２の水平レジスタ（５）のシリアル出カドの
レベルがアンバランスになるということがない。

これは両水平レジスタ＋３］　、’　＋５１のチャンネ
ルストッパ領域たとえば高ドープ層との対接面の面積を
ほぼ等しくできるからである。このことを理解するため
に、蓄積電極０６）を設けず、この領域全域にわたって
チャンネルストッパ領域を形成することを考える。蓄積
領域０８１をなすチャンネル領域をもすべてチャンネル
ストッパ領域とするのである。このようにしたときには
、第２の水平レジスタ（５）の−側にチャンネル領域が
断続的に形成され、他の一側にはチャンネル領域が皆無
となる。これに対し、第１の水平レジスタ（３）の両側
にチャンネル領域が断続的に形成される。このように、
両レジスタ（３）。

（５）のベリファりが異なる。このため、高ドープ層中
のトラップ準位にトラップされる電荷量が両レジスタ＋
３１　、　＋５１間で異なってくる。本例では、このよ
うにトラップされる電荷量がｅｌぼ等しいので、両レジ
スタ（３１、（５１のシリアル出力のレベルを等しくで
きる実益がある。

また第１のレジスタ（３）から第２のレジスタ（５）に
電荷を転送する場合、位相の異なる電極（６Ａ）　（６
Ｂ）の下のストレージ部間で転送を行っているため電極
（６Ａ）　（６Ｂ）のポテンシャルの設定に自由度があ
り、転送方向に沿ってポテンシャルの井戸を深くさせる
要請に極めて容易に対応することができる。例えば両電
極（６Ａ）　（６１３）の電位を異らせることも容易で
あるし、イオン注入量を加減するように（７てもよい。

同一電極の下のチャンネルで転送を行う場合には例えば
Ｔ／Ｓゲート（８）に対応するゲートで転送方向の傾斜
を付す等する必要があり、構成が複雑となる嫌いがある
。本例では碓なく転送効率を上げることができる。

更に本例では電極（６Ａ）　（６Ｉ３）　（７Ａ）　（
７Ｂ）の形状をＴ／Ｓゲート（８）の領域で傾けると共
にチャンネル領域（１０１をも傾けるようにしている。

このため電極（６Ａ）（６１３）　（７Ａ、）　（７Ｂ
）及びチャンネル領域ｑ印を急激に直角に折曲げる必要
がなく電極加工の上でもまた電荷転送の上でも極めて好
ましいものとすることができる。

なお、上述の実施例では、垂直レジスタのＪ散終ステー
ジから離間している方の水平レジスタ（５）への信号電
荷の転送を、位相の異なるストレージ電極（６Ａ）　、
　（６Ｂ）の間で行うようにしている。し２かし、本発
明は要する［２木の水平レジスタを用意すれば足り、例
えば同一の電極の下で信号電荷を転送するようにしても
よい。

発明の詳細 な説明したように、本発明によれば２木の水平レジスタ
を設けているため従前の１本のものに比べて水平レジス
タのビット数が１／２で済み固体撮像素子の高Ｍ像度化
や小型化に対してもショートチャンネル効果や電極の加
工精度上側等問題がない。

また、垂直レジスタの転送終端から離間している水平レ
ジスタに垂直レジスタ側から電荷をバイパスする際に、
この電荷を一吐蓄積電極の領域に退避させているので、
転送ロスがなく、８／Ｎｔ劣化させることがない。

さらに、第１．第２の水平レジスタのチャンネルストッ
パ領域との対接面の面積をほぼ等しくできるので、トラ
ップによる影響を両水平レジスタ間でほぼ同じにできる
。この結果、両水平レジスタのシリアル出力のレベルの
バラツキをなくすことができる。

【図面の簡単な説明】

第１図は本発明の一実施例の要部を示す図、第２図は第
１図の■−■線に沿う断面図、第３図は第１図実施例を
説明するためのタイムチャート、第４図は第１図の■−
■線に沿うポテンシャルの状態を示す図である。 （ＩＡ）　、　（ｔＢ）は垂直レジスタ、＋３１　、　
＋５＋は水平レジスタ、（６Ａ）　、　（６Ｂ）はスト
レージ電極、（７Ａ）　、　（７Ｂ）はトランスファ電
極、（８）はＴ／Ｓゲート、（１Ｇ）は蓄積電極、０８
）は蓄積領域である。 第７１４ ｆコ 第３　ｉ”４１ ｔ、　　ｔ３ 手続補正書 昭　＋１１５８　年　　８　　月　　１８ＩＩＪ′ｊ、
７Ｅ、１１庁艮杓　若杉和夫　殿（’１１’４．−ｉ′
「庁■Ｙ団１乏　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　ｊ譜之）ｌ、小ｆ’ｌの表
小 昭和５７年特許願第　１２２７３２　　号２、発明の名
称　固体撮像素子 ３、　？重重をする名。 ＝Ｌｆ’ｌとの関イ系　　　’＋：’ｒ菌出１５頭八イ
ーｉへ　＋’ｌｉ　　東１；・、部品用区北品用６１’
１−１７番３５と名称（２＋８１　　ソニ一体式会ヤ１ 代表取締役　大　ｊ、４′Ｃリ１１　　力、（（５、′
ｆ１１１１に１）令の１１イ・［昭和　　　年　　　月
　　　ＩＩ６、ト両１により増加する発明の数 ８、袖ｊ１の内′ｆ卜 ４前］へ （１）特許請求の範囲を別紙のように補正する。 （２）　　明細書中、第１貢２０行「大」を１小」と訂
正する。 （３）　　同、第２貢１行「大きく」を「小さく」と訂
正する。 （４）同、同頁６行「いくと」の後ＶＣ「水平レジスタ
のピッチ（すなわちチャンネル長）が短かくなり、」を
加入する。 （５）　　同、同頁１６〜１８行［この場合、・・・・
・ビットを要し、」を削除する。 （６）　　同、同頁１８行「このため高解像度」を「こ
のため水平絵素数を多くして高解像度」と訂正する。 （７）　　同、同頁２０行「大きく」を「小さく」と訂
正する。 （８）　　同、第３自１９行〜第４両３行「そして・・
・・・必要がある。」を削除する。 （９）　　同、第４百６〜７行「ひとつ・・・・・配置
で」を削除する。 ００）　　同、同頁１８〜１９行［他方の・・・・・水
平レジスタでは−１を削除する。 （１１）　　同、同頁１９行「電荷の混入」を「電荷の
損失および混入」と訂正する。 ＋＋２　　同、第５貢４行「大」を１小」と訂正する。 （１３）　　同、第７貢１３〜１４行「ストレージ電極
（６Ａ）の下の」を削除する。 ■）　同、同１１５行「ストレージ部」を［ストレージ
電極（６Ａ、）　Ｊと訂正する。 （１，５１回、同Ｗ１５行「他のストレージ電極（６Ｂ
）の下の」を削除する。 （１６）　　同、同Ｒ１１１６行１−ストＶ−ジ部」を
１ストレージ宵、極（６Ｂ）Ｊ　と訂正する。 ０７１　　同、第９自１０行「バイパス」を１−電荷転
送」と訂正する。 ＯＱ　　同、第１０１１４行［では水平レジスタ（３）
　（５］の動作」を「では垂直レジスタ終端から水平レ
ジスタ（３）（５）への電荷転送の動作」と訂正する。 Ｏｇ　　同、第１３百２〜３行１間で位相・・・・・し
てもよい。」を［の終端で合流して出力を行うようにし
てもよい。」と訂正する。 （２（メ　　同、同頁６行「集積度」を「微細加工」と
訂正する。 （２１１同、同頁８行「１／３インチ」を「１／２イン
チ」と訂正する。 ■　同、第１６百ｉ６行「ない。」の後に［また水平レ
ジスタ（３）　（５１をＣＣＤ動作させるクロック周波
数が１／２で済むため消費電力の上でも極めて有効であ
る。」を加入する。 以　　　上 特許請求の範囲 並列された複数の垂直転送レジスタと、該転送レジスタ
からの１ライン毎の信号電荷を読み出す出力部とを具備
し、該出力部はコントロールゲート部を挾んで並設され
た第１及び第２の水平出力レジスタで構成され、上記１
ラインの信号電荷のうち１つ置きの信号電荷を上記第１
の水平出力レジスタにて出力し、他の１つ置きの信号電
荷を上記第２の水平出力レジスタにて出力して成る固体
撮像素子に於℃、上記出力レジスタの上記垂直レジスタ
側とは反対の側に蓄積領域を設け、上記他の１つ置きの
信号電荷を一時蓄積しておくことを特徴とする固体撮像
素子。

Claims (1)

【特許請求の範囲】
1. 並列された複数の垂直転送レジスタと、該転送レジスタ
   からの１ライン毎の信号電荷を読み出す出力部とを具備
   し、該出力部はコントロールゲート部を挾んで互いに上
   記転送レジスタの個数の１のビット数を有して並設され
   た第１及び第２の水平出力レジスタで構成され、上記１
   ラインの信号電荷のうち１つ置きの信号電荷を上記第１
   の水平出力レジスタにて出力し、他の１つ置きの信号電
   荷を上記第２の水平出力レジスタにて出力して成る固体
   撮像素子に於て、上記出力レジスタの上記垂直レジスタ
   側とは反対の側に蓄積領域を設け、上記他の１つ置きの
   信号電荷を一時蓄積しておくことを特徴とする固体撮像
   素子。