JPS59144149A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPS59144149A JPS59144149A JP58019142A JP1914283A JPS59144149A JP S59144149 A JPS59144149 A JP S59144149A JP 58019142 A JP58019142 A JP 58019142A JP 1914283 A JP1914283 A JP 1914283A JP S59144149 A JPS59144149 A JP S59144149A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- single crystal
- porous
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/191—Preparing SOI wafers using full isolation by porous oxide silicon [FIPOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体集積回路装置に用いられる誘電体分離
基板の製造方法に係るもので、単結晶シリコン領域がシ
リコン酸化物によって囲まれて分離された誘電体分離基
板の製造方法に関するものである。
基板の製造方法に係るもので、単結晶シリコン領域がシ
リコン酸化物によって囲まれて分離された誘電体分離基
板の製造方法に関するものである。
半導体集積Ｎ路の集積度の向上、特性の向上などの目的
で、従来一般に用いられているＰＮ接合分離に代えて誘
電体分離によって素子を分離することが考えられている
。この誘電体分離にもいくつかの方法があるが、最も一
般的な方法は７字形の溝を即結晶シリコン基板に形成し
、その上に多結晶シリコン層を形成し、更に単結晶シリ
コン基板を裏面から研磨するもので、以下、第１図によ
ってこの方法を簡単に説明する。
で、従来一般に用いられているＰＮ接合分離に代えて誘
電体分離によって素子を分離することが考えられている
。この誘電体分離にもいくつかの方法があるが、最も一
般的な方法は７字形の溝を即結晶シリコン基板に形成し
、その上に多結晶シリコン層を形成し、更に単結晶シリ
コン基板を裏面から研磨するもので、以下、第１図によ
ってこの方法を簡単に説明する。
第１図は上記の誘電体分離基板の製造方法を示す正面断
面図である。単結晶シリコン基板１００表面が（１００
）面となるように研磨する（Ａ）。
面図である。単結晶シリコン基板１００表面が（１００
）面となるように研磨する（Ａ）。
その表面の一部をシリコン酸化膜１１によって覆い、７
字形の溝を形成する部分のみを露出させる（Ｂ）。この
ような基板をエツチング液に浸し、異方性エツチングを
利用して７字形の溝１２が形成される（０）。この溝の
形成された部分を含んで全面にシリコン酸化膜１３が形
成される（Ｄ）。このシリコン酸化膜１３の表面にシリ
コンを気相成長させると、多結晶シリコン１４が形成さ
れる（Ｅ）。
字形の溝を形成する部分のみを露出させる（Ｂ）。この
ような基板をエツチング液に浸し、異方性エツチングを
利用して７字形の溝１２が形成される（０）。この溝の
形成された部分を含んで全面にシリコン酸化膜１３が形
成される（Ｄ）。このシリコン酸化膜１３の表面にシリ
コンを気相成長させると、多結晶シリコン１４が形成さ
れる（Ｅ）。
更に、単結晶シリコン基板１０を裏面から研磨して、シ
リコン酸化膜１３によって囲まれて分離された単結晶シ
リコンの島１５が形成される（Ｆ）。
リコン酸化膜１３によって囲まれて分離された単結晶シ
リコンの島１５が形成される（Ｆ）。
上記のような誘電体分離基板の製造方法には、次のよう
な大きな問題があって実用化の上での障害となっている
。
な大きな問題があって実用化の上での障害となっている
。
第一に、７字形の溝を形成したり、多結晶シリコン層を
形成することから、ウェハの反りが生じるとともに、破
損なども生じ易く、歩留が低下するという欠点がある。
形成することから、ウェハの反りが生じるとともに、破
損なども生じ易く、歩留が低下するという欠点がある。
また、それによって、研磨の精度が要求されるだけでな
く、素子の分度３が不完全となってしまうという欠点も
ある。更に、工程が複雑であるために、工数が多く、そ
れによって高価となってしまう欠点もある。製造に要す
る時間を単純に加えただけでも、二回の酸化にそれぞれ
３０分、エツチングに６０分、シリコンの堆積に５００
分、研磨に２５０分というように、８７０分にもなって
しまう。
く、素子の分度３が不完全となってしまうという欠点も
ある。更に、工程が複雑であるために、工数が多く、そ
れによって高価となってしまう欠点もある。製造に要す
る時間を単純に加えただけでも、二回の酸化にそれぞれ
３０分、エツチングに６０分、シリコンの堆積に５００
分、研磨に２５０分というように、８７０分にもなって
しまう。
本発明は、上記のような問題を解決するもので、歩留の
向上、信頼性の向上、工数の低減とそれに伴うコストの
低減を計ることを目的とする。
向上、信頼性の向上、工数の低減とそれに伴うコストの
低減を計ることを目的とする。
本発明による誘電体分離基板の製造方法は、エツチング
やシリコンの気相成長の工程を不要とすることによって
、上記の目的を達成するものである。
やシリコンの気相成長の工程を不要とすることによって
、上記の目的を達成するものである。
本発明による誘電体分離基板の製造方法は、単結晶シリ
コンの表面をフッ化水素中で陽極化成して多孔質化し、
その一部をアニールすることによって単結晶シリコン化
し、更に酸化によって多孔質化した部分をシリコン酸化
物に変化させる工程から成り、これによって、シリコン
酸化物によって囲マれた単結晶シリコンの島を形成する
ものである。
コンの表面をフッ化水素中で陽極化成して多孔質化し、
その一部をアニールすることによって単結晶シリコン化
し、更に酸化によって多孔質化した部分をシリコン酸化
物に変化させる工程から成り、これによって、シリコン
酸化物によって囲マれた単結晶シリコンの島を形成する
ものである。
以１、回折（心従って、本発明の実施例につき説明する
。
。
第２図は、本発明の実施例を示す正面断面図である。単
結晶シリコン基板２００表面を研磨する（Ａ）。単結晶
シリコン基板２０はこの場合Ｐ型である。また、結晶面
は特に制約されない。
結晶シリコン基板２００表面を研磨する（Ａ）。単結晶
シリコン基板２０はこの場合Ｐ型である。また、結晶面
は特に制約されない。
この単結晶シリコン基板２０の表面を°フッ化水素の４
５％の溶液中で陽極化成し、単結晶シリコン基板２００
表面を多孔質シリコン２１に変化させる。
５％の溶液中で陽極化成し、単結晶シリコン基板２００
表面を多孔質シリコン２１に変化させる。
この多孔質シリコンは、Ｘ線回折を行えば単結晶パター
ンを示すし、また、その表面にシリコンをエピタキシア
ル成長させれば単結晶シリコンが成長する。すなわち、
多孔質シリコンは単結晶シリコンの結合手が切れた状態
ではあるが、格子定数的には規則正しく並んでいる。そ
こで、多孔質シリコンの切れた結合手を結び付けること
によって、単結晶シリコン化が可能である。
ンを示すし、また、その表面にシリコンをエピタキシア
ル成長させれば単結晶シリコンが成長する。すなわち、
多孔質シリコンは単結晶シリコンの結合手が切れた状態
ではあるが、格子定数的には規則正しく並んでいる。そ
こで、多孔質シリコンの切れた結合手を結び付けること
によって、単結晶シリコン化が可能である。
そこで、本発明による誘電体分離基板の製造方法におい
ては、多孔質シリコンの一部を熱処理することによって
単結晶シリコン化する。すなわち、多孔質シリコン２１
の一部をレーザービームなどによってアニールして単結
晶化したシリコン２２に変化させる（Ｃ）。通常、多孔
質シリコンを６００°Ｃ〜９００℃で窒素雰囲気中で熱
処理すれば結合手を結び付けることができるが、単結晶
化した領域を得るだけでなく、多孔質のｔ−ｉ残す領域
も必要なので、レーザーアニールによることが望ましい
。
ては、多孔質シリコンの一部を熱処理することによって
単結晶シリコン化する。すなわち、多孔質シリコン２１
の一部をレーザービームなどによってアニールして単結
晶化したシリコン２２に変化させる（Ｃ）。通常、多孔
質シリコンを６００°Ｃ〜９００℃で窒素雰囲気中で熱
処理すれば結合手を結び付けることができるが、単結晶
化した領域を得るだけでなく、多孔質のｔ−ｉ残す領域
も必要なので、レーザーアニールによることが望ましい
。
このようにして単結晶化したシリコンと多孔質のま丑の
シリコンを具えた単結晶シリコン基板２０を、６００″
Ｃ〜１２００″Ｃの高温で酸素雰凹気中で酸化する。こ
れによって、単結晶化したシリコン２２の周囲及び表面
に二酸化シリコン２３が形成される（Ｄ）。これは、多
孔質シリコンは単結晶シリコンに比較してはるかに酸化
され易い性質を利用したものである。多孔質シリコンは
単結晶シリコンの１０〜３０倍程度酸化が早く進み、例
えば８［］、Ｄ°Ｃのドライ０２ 雰囲気中で、多孔質
シリコンでは６００ＯＡのＳｉＯ２膜が形成される間に
単結晶シリコンでは５８′Ａの８１０２ ｊｌｊＸが形
成されたに過ぎなかった。
シリコンを具えた単結晶シリコン基板２０を、６００″
Ｃ〜１２００″Ｃの高温で酸素雰凹気中で酸化する。こ
れによって、単結晶化したシリコン２２の周囲及び表面
に二酸化シリコン２３が形成される（Ｄ）。これは、多
孔質シリコンは単結晶シリコンに比較してはるかに酸化
され易い性質を利用したものである。多孔質シリコンは
単結晶シリコンの１０〜３０倍程度酸化が早く進み、例
えば８［］、Ｄ°Ｃのドライ０２ 雰囲気中で、多孔質
シリコンでは６００ＯＡのＳｉＯ２膜が形成される間に
単結晶シリコンでは５８′Ａの８１０２ ｊｌｊＸが形
成されたに過ぎなかった。
上記のようにして、本発明による誘電体分離基板の製造
方法においては、単結晶化したシリ−コンの周囲を多孔
質シリコンから変化した二酸化シリコンで囲むことにな
り、これによって二酸化シリコンの誘電体層で分離され
た複数の単結晶シリコンの島が一枚の基板内に得られる
。
方法においては、単結晶化したシリ−コンの周囲を多孔
質シリコンから変化した二酸化シリコンで囲むことにな
り、これによって二酸化シリコンの誘電体層で分離され
た複数の単結晶シリコンの島が一枚の基板内に得られる
。
単結晶化したシリコンの島に形成される素子の種類によ
って、陽極化成して多孔質化するシリコンの厚さ、また
、レーザーアニールを行って単結晶化する多孔質シリコ
ンの面積、深さなどは異なるが、通常、多孔質化する厚
み（深さ）は１０〜５０μｍであり、また、単結晶化す
る厚み（深さ）は５〜２０μｍ程度である。
って、陽極化成して多孔質化するシリコンの厚さ、また
、レーザーアニールを行って単結晶化する多孔質シリコ
ンの面積、深さなどは異なるが、通常、多孔質化する厚
み（深さ）は１０〜５０μｍであり、また、単結晶化す
る厚み（深さ）は５〜２０μｍ程度である。
前記の本発明による誘電体分離基板の製造方法において
、各工程に要する時間は概ね次の通りである。陽極化成
に必犬な時間は５分、レーザーアニールには約３０分、
多孔質シリコンの酸化には約３０分で、合計約６５分で
ある。
、各工程に要する時間は概ね次の通りである。陽極化成
に必犬な時間は５分、レーザーアニールには約３０分、
多孔質シリコンの酸化には約３０分で、合計約６５分で
ある。
上記の結果からも明らかなように、本発明によれば、工
程が簡略化するだけでなく、長時間を要する工程が無く
なることから、大幅に工数を低減できることになシ、前
記の方法に比較すると約１０ となる。
程が簡略化するだけでなく、長時間を要する工程が無く
なることから、大幅に工数を低減できることになシ、前
記の方法に比較すると約１０ となる。
また、基板をエツチングしたり、エピタキシアル成長を
させたりすることも必要でなくなるために、歩留も大幅
に向上させることができ、またそれによって、そこに形
成される素子の信頼性も大幅に向上することになる。
させたりすることも必要でなくなるために、歩留も大幅
に向上させることができ、またそれによって、そこに形
成される素子の信頼性も大幅に向上することになる。
第１図は従来の誘電体分離基板の製造方法を示す正面断
面図、第２図は本発明の実施例を示す正面断面図である
。 ２１・・・・・・多孔質シリコン。 ２２・・・・・・単結晶化したシリコン。 ２３・・・・・・二酸化シリコン 特許出願人 東光株式会社
面図、第２図は本発明の実施例を示す正面断面図である
。 ２１・・・・・・多孔質シリコン。 ２２・・・・・・単結晶化したシリコン。 ２３・・・・・・二酸化シリコン 特許出願人 東光株式会社
Claims (1)
- 増結晶シリコン基板の一表面をフッ化水素溶液中で陽極
化成して多孔質シリコン層を形成し、該多孔質シリコン
層の一部を熱処理することによって単結晶シリコン化し
、該基板を酸素雰囲気中で酸化することによって単結晶
シリコン化されていない多孔質シリコン層をシリコン酸
化物とし、これによってシリコン酸化物で囲まれた単結
晶シリコン領域を形成することを特徴とする誘電体分離
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019142A JPS59144149A (ja) | 1983-02-08 | 1983-02-08 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019142A JPS59144149A (ja) | 1983-02-08 | 1983-02-08 | 誘電体分離基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59144149A true JPS59144149A (ja) | 1984-08-18 |
| JPS6343887B2 JPS6343887B2 (ja) | 1988-09-01 |
Family
ID=11991198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58019142A Granted JPS59144149A (ja) | 1983-02-08 | 1983-02-08 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144149A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189238A (ja) * | 1984-03-09 | 1985-09-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62137839A (ja) * | 1985-12-06 | 1987-06-20 | テキサス インスツルメンツ インコ−ポレイテツド | 半導体構造とその製造方法 |
| US4910165A (en) * | 1988-11-04 | 1990-03-20 | Ncr Corporation | Method for forming epitaxial silicon on insulator structures using oxidized porous silicon |
| US5258322A (en) * | 1991-01-16 | 1993-11-02 | Canon Kabushiki Kaisha | Method of producing semiconductor substrate |
| US5427977A (en) * | 1992-04-30 | 1995-06-27 | Fujitsu Limited | Method for manufacturing porous semiconductor light emitting device |
| US5439843A (en) * | 1992-01-31 | 1995-08-08 | Canon Kabushiki Kaisha | Method for preparing a semiconductor substrate using porous silicon |
| US5766970A (en) * | 1992-02-25 | 1998-06-16 | Samsung Electronics Co., Ltd. | Method of manufacturing a twin well semiconductor device with improved planarity |
-
1983
- 1983-02-08 JP JP58019142A patent/JPS59144149A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189238A (ja) * | 1984-03-09 | 1985-09-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62137839A (ja) * | 1985-12-06 | 1987-06-20 | テキサス インスツルメンツ インコ−ポレイテツド | 半導体構造とその製造方法 |
| US4910165A (en) * | 1988-11-04 | 1990-03-20 | Ncr Corporation | Method for forming epitaxial silicon on insulator structures using oxidized porous silicon |
| US5258322A (en) * | 1991-01-16 | 1993-11-02 | Canon Kabushiki Kaisha | Method of producing semiconductor substrate |
| US5439843A (en) * | 1992-01-31 | 1995-08-08 | Canon Kabushiki Kaisha | Method for preparing a semiconductor substrate using porous silicon |
| US5766970A (en) * | 1992-02-25 | 1998-06-16 | Samsung Electronics Co., Ltd. | Method of manufacturing a twin well semiconductor device with improved planarity |
| US5427977A (en) * | 1992-04-30 | 1995-06-27 | Fujitsu Limited | Method for manufacturing porous semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6343887B2 (ja) | 1988-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3416163B2 (ja) | 半導体基板及びその作製方法 | |
| JP3294934B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| US5374581A (en) | Method for preparing semiconductor member | |
| US5466631A (en) | Method for producing semiconductor articles | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| JPH05217821A (ja) | 半導体基板の作製方法 | |
| JPH05217823A (ja) | 半導体基材の作製方法 | |
| JPH05217893A (ja) | 半導体基材の作製方法 | |
| JPS6343887B2 (ja) | ||
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JPH01136328A (ja) | 半導体基板の製造方法 | |
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JP3074156B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JP2807717B2 (ja) | 半導体基板の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPH05267270A (ja) | 多孔質半導体の作成方法及び多孔質半導体基板 | |
| JPH07183372A (ja) | 半導体基板の作成方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JPS6293954A (ja) | 誘電体分離基板の製造方法 | |
| JPS60130842A (ja) | 誘電体分離基板の製造方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS5963738A (ja) | 誘電体分離基板の製造方法 | |
| JPS6244412B2 (ja) |