JPS62115784A - モノリシツク集積回路に組込まれるダイオ−ド - Google Patents
モノリシツク集積回路に組込まれるダイオ−ドInfo
- Publication number
- JPS62115784A JPS62115784A JP61185669A JP18566986A JPS62115784A JP S62115784 A JPS62115784 A JP S62115784A JP 61185669 A JP61185669 A JP 61185669A JP 18566986 A JP18566986 A JP 18566986A JP S62115784 A JPS62115784 A JP S62115784A
- Authority
- JP
- Japan
- Prior art keywords
- region
- anode
- type
- integrated circuit
- anode region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
- H10D8/25—Zener diodes
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はモノリシック集積回路に組込まれるダイオード
の改良に関する。
の改良に関する。
（ロ）従来の技術
従来のモノリシック集積回路に組込まれるツェナー特性
を有するダイオードは第２図に示す如く、Ｐ型の半導体
基板（１）と基板（１）上に設けられたＮ型エピタキシ
ャル層（２）とエピタキシャル層（２）を貫通し複数の
島領域（３）（３）を形成するＰ＋型の分離領域（４）
とを備え、分離領域（４）をアノード領域（５）と兼用
しアノード領域（５）にＮ”型のカソード領域（６）を
設け各領域（５）（６）にオーミック接触したアノード
電極（７）およびカソード電極（８）より構成されてい
る。
を有するダイオードは第２図に示す如く、Ｐ型の半導体
基板（１）と基板（１）上に設けられたＮ型エピタキシ
ャル層（２）とエピタキシャル層（２）を貫通し複数の
島領域（３）（３）を形成するＰ＋型の分離領域（４）
とを備え、分離領域（４）をアノード領域（５）と兼用
しアノード領域（５）にＮ”型のカソード領域（６）を
設け各領域（５）（６）にオーミック接触したアノード
電極（７）およびカソード電極（８）より構成されてい
る。
（ハ）発明が解決しようとする問題点
しかしながら、斯る構造ではアノード領域（５）が分離
領域（４）で兼用されているので、アノード領域（５）
表面に高濃度不純物拡散時に発生する結晶欠陥が多くな
る。即ち、分離領域〈４）はエピタキシャル層（２）を
貫通させる様に拡散しているので、高濃度不純物拡散を
長時間行う必要があり、その表面に極めて結晶欠陥が発
生し易くなるからである。この結果第３図に点線で示す
様に結晶欠陥によるリーク電流等が発生してツェナー特
性が悪化する欠点があった。
領域（４）で兼用されているので、アノード領域（５）
表面に高濃度不純物拡散時に発生する結晶欠陥が多くな
る。即ち、分離領域〈４）はエピタキシャル層（２）を
貫通させる様に拡散しているので、高濃度不純物拡散を
長時間行う必要があり、その表面に極めて結晶欠陥が発
生し易くなるからである。この結果第３図に点線で示す
様に結晶欠陥によるリーク電流等が発生してツェナー特
性が悪化する欠点があった。
（ニ）問題点を解決するための手段
本発明は斯上した欠点に鑑みてなされ、高濃度不純物拡
散による分離領域（１４）表面に重ねて低濃度不純物拡
散によるアノード領域（１５）を形成することにより、
従来の欠点を除去したモノリシ・ツク集積回路に組込ま
れるダイオードを実現するものである。
散による分離領域（１４）表面に重ねて低濃度不純物拡
散によるアノード領域（１５）を形成することにより、
従来の欠点を除去したモノリシ・ツク集積回路に組込ま
れるダイオードを実現するものである。
（ネ）作用
本発明によれば、分離領域（１４）表面に発生した結晶
欠陥はアノード領域（１５）の低濃度不純物拡散によっ
てアニールされて減少する。この結果特性良好なツェナ
ー特性が得られる。
欠陥はアノード領域（１５）の低濃度不純物拡散によっ
てアニールされて減少する。この結果特性良好なツェナ
ー特性が得られる。
（へ）実施例
以下第１図および第３図を参照して本発明の一実施例を
詳述する。
詳述する。
本発明に依るダイオードは第１図に示す如く、Ｐ型の半
導体基板（１１）と基板（１１）上に設けられたＮ型の
エピタキシャル層（１２）とエピタキシャル層（１２）
を貫通し且つエピタキシャル層（１２）を複数の島領域
（１３）（１３）に分離するＰ１型の分離領域（１４）
とを備え、分離領域（１４）表面から低濃度不純物拡散
により形成されたＰ型のアノード領域（１５）とアノー
ド領域（１５）表面に拡散されたＮ１型のカソード領域
（１６）と各領域（１５）（１６）にオーミック接触し
たアノード電極（１７）とカソード電極（１８）より構
成されている。
導体基板（１１）と基板（１１）上に設けられたＮ型の
エピタキシャル層（１２）とエピタキシャル層（１２）
を貫通し且つエピタキシャル層（１２）を複数の島領域
（１３）（１３）に分離するＰ１型の分離領域（１４）
とを備え、分離領域（１４）表面から低濃度不純物拡散
により形成されたＰ型のアノード領域（１５）とアノー
ド領域（１５）表面に拡散されたＮ１型のカソード領域
（１６）と各領域（１５）（１６）にオーミック接触し
たアノード電極（１７）とカソード電極（１８）より構
成されている。
本発明の特徴は分離領域（１４）表面に低濃度不純物拡
散によるアノード領域（１５）を形成することにある。
散によるアノード領域（１５）を形成することにある。
前述した如く分離領域（１４）は高濃度不純物拡散を長
時間行うことによりその表面に多く結晶欠陥を発生して
いる。このアノード領域（１５）は分離領域（１４）に
重ねて低濃度不純物拡散をして形成され、具体的にはＮ
ＰＮトランジスタのベース拡散等を利用する。アノード
領域（１５）はエピタキシャルＪｉ（１２）に比べて浅
く拡散されるので、分離領域（１４）より低濃度不純物
拡散で短時間で形成される。このため分離領域（１４）
表面に発生した多くの結晶欠陥はこの低濃度不純物拡散
時にアニールされて減少するのである。従ってアノード
領域（１５〉は分離領域（１４）に重ねて形成されてい
るにも拘らず、その表面の結晶欠陥は分離領域（１４）
表面より大巾に減少する。この結果、第３図に実線で示
す如く良好なツェナー特性が得られ、従来よりその特性
を大巾に改善できる。
時間行うことによりその表面に多く結晶欠陥を発生して
いる。このアノード領域（１５）は分離領域（１４）に
重ねて低濃度不純物拡散をして形成され、具体的にはＮ
ＰＮトランジスタのベース拡散等を利用する。アノード
領域（１５）はエピタキシャルＪｉ（１２）に比べて浅
く拡散されるので、分離領域（１４）より低濃度不純物
拡散で短時間で形成される。このため分離領域（１４）
表面に発生した多くの結晶欠陥はこの低濃度不純物拡散
時にアニールされて減少するのである。従ってアノード
領域（１５〉は分離領域（１４）に重ねて形成されてい
るにも拘らず、その表面の結晶欠陥は分離領域（１４）
表面より大巾に減少する。この結果、第３図に実線で示
す如く良好なツェナー特性が得られ、従来よりその特性
を大巾に改善できる。
＜ト）発明の効果
以上に詳述した如く、本発明に依れば低濃度不純物拡散
によるアノード領域を設けることにより高濃度不純物拡
散による分離領域の結晶欠陥を有効に除去でき良好なツ
ェナー特性のダイオードを得ることができる。また本発
明は分離領域内に良好なツェナーダイオードを得ること
によりモノリシック集積回路の集積度向上に寄与できる
有益なものである。
によるアノード領域を設けることにより高濃度不純物拡
散による分離領域の結晶欠陥を有効に除去でき良好なツ
ェナー特性のダイオードを得ることができる。また本発
明は分離領域内に良好なツェナーダイオードを得ること
によりモノリシック集積回路の集積度向上に寄与できる
有益なものである。
第１図は本発明のダイオードを説明する断面図、第２図
は従来のダイオードを説明する断面図、第３図は従来と
本発明のツェナー特性を示ず特性図である。 （１１）は半導体基板、（１２）はエピタキシャル層、
（１３）は島領域、 （１４）は分離領域、 （１５
）はアノード領域、 （１６）はカソード領域、 （１
７）はアノード電極、（１Ｂ）はカソード電極である。
は従来のダイオードを説明する断面図、第３図は従来と
本発明のツェナー特性を示ず特性図である。 （１１）は半導体基板、（１２）はエピタキシャル層、
（１３）は島領域、 （１４）は分離領域、 （１５
）はアノード領域、 （１６）はカソード領域、 （１
７）はアノード電極、（１Ｂ）はカソード電極である。
Claims (1)
- １、一導電型の半導体基板と該基板上に設けられた逆導
電型のエピタキシャル層と該エピタキシャル層を貫通し
て複数の島領域を形成する一導電型で高濃度不純物拡散
による分離領域とを備えたモノリシック集積回路に於い
て、前記分離領域に重ねて一導電型で低濃度不純物拡散
によるアノード領域を設け該アノード領域内に逆導電型
のカソード領域を形成して成るモノリシック集積回路に
組込まれるダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185669A JPS62115784A (ja) | 1986-08-07 | 1986-08-07 | モノリシツク集積回路に組込まれるダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185669A JPS62115784A (ja) | 1986-08-07 | 1986-08-07 | モノリシツク集積回路に組込まれるダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62115784A true JPS62115784A (ja) | 1987-05-27 |
| JPH0125233B2 JPH0125233B2 (ja) | 1989-05-16 |
Family
ID=16174800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185669A Granted JPS62115784A (ja) | 1986-08-07 | 1986-08-07 | モノリシツク集積回路に組込まれるダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62115784A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62291163A (ja) * | 1986-06-11 | 1987-12-17 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
-
1986
- 1986-08-07 JP JP61185669A patent/JPS62115784A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62291163A (ja) * | 1986-06-11 | 1987-12-17 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0125233B2 (ja) | 1989-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5183769A (en) | Vertical current flow semiconductor device utilizing wafer bonding | |
| JPS62115784A (ja) | モノリシツク集積回路に組込まれるダイオ−ド | |
| JPH09260715A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JPH08130318A (ja) | 高耐圧ダイオード及びその製造方法 | |
| JPH10135489A (ja) | ダイオード | |
| JPH01212476A (ja) | 半導体装置 | |
| JPH0432754Y2 (ja) | ||
| JPH01194364A (ja) | 縦型高耐圧半導体装置 | |
| JPH0758319A (ja) | 横型高耐圧半導体素子 | |
| JP3249834B2 (ja) | 半導体装置 | |
| JPH0387072A (ja) | 半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS61150383A (ja) | 半導体装置 | |
| JPH08227941A (ja) | 複合半導体素子 | |
| JPS5914670A (ja) | トランジスタ | |
| JPH09260501A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JP2993084B2 (ja) | 電圧標準ダイオード | |
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPH0474478A (ja) | ダイオード | |
| JPS6092674A (ja) | 定電圧ダイオ−ド | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPH05110118A (ja) | 半導体装置 | |
| JPS6014450A (ja) | 半導体集積回路 | |
| JPS6036104B2 (ja) | 半導体集積回路装置 |