JPS59150450A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59150450A JPS59150450A JP58020591A JP2059183A JPS59150450A JP S59150450 A JPS59150450 A JP S59150450A JP 58020591 A JP58020591 A JP 58020591A JP 2059183 A JP2059183 A JP 2059183A JP S59150450 A JPS59150450 A JP S59150450A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- layer
- softening point
- semiconductor device
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置に関する。
第１図は、従来のフリットシールパッケージと称せられ
る半導体装置の断面図である。図中１（は、素子装着用
四部２を有するパッケージである。素子装着用四部２に
は、半導体素子３が装着されている。）Ｒッケージ１上
には、その側部に設けられたリード４に接続（〜だ導体
５が設けられている。導体５と半導体素子３間には、ボ
ンディング線６が架設されている。・ぞッケージ１の上
方には、その周辺部上に設けられたパックー・ゾ上部７
に、低融点ガラス層８を介して蓋体（以下、リッドと記
す。）９が装着されている。
る半導体装置の断面図である。図中１（は、素子装着用
四部２を有するパッケージである。素子装着用四部２に
は、半導体素子３が装着されている。）Ｒッケージ１上
には、その側部に設けられたリード４に接続（〜だ導体
５が設けられている。導体５と半導体素子３間には、ボ
ンディング線６が架設されている。・ぞッケージ１の上
方には、その周辺部上に設けられたパックー・ゾ上部７
に、低融点ガラス層８を介して蓋体（以下、リッドと記
す。）９が装着されている。
而して、この半導体装置の組立工程は、第２図に示す如
く、ノｅッケーノ１の凹部２に半導体素子３を装着した
後、半導体素子３と導体５間にビンディング線６を架設
する工程（１）と、これと並行してガラスをペースト化
しこれをリッド９上に印刷して仮焼成する工程（Ｅｌ）
と、これらの結果物を一体に衝合して半導体素子３を封
ＩＬシてこれに錫メッキを施す工程（ト）とから構成さ
れている。
く、ノｅッケーノ１の凹部２に半導体素子３を装着した
後、半導体素子３と導体５間にビンディング線６を架設
する工程（１）と、これと並行してガラスをペースト化
しこれをリッド９上に印刷して仮焼成する工程（Ｅｌ）
と、これらの結果物を一体に衝合して半導体素子３を封
ＩＬシてこれに錫メッキを施す工程（ト）とから構成さ
れている。
従来の半導体装ＭＬＪでは、前述の製造工程中のリッド
９の仮焼成の際に、第３図（４）に示す如く、先ず、リ
ッド９の周辺部分に低融点ガラス層８を形成し、これに
高温度で加熱すると、１川図（Ｂ）に示を如く、ガラス
は不必要な領域まで広がり、薄肉の低融点ガラス層８ａ
となる。その結果、十分な肉厚のガラス封止層が得られ
ず、封１）１部の強度の劣化を引き起こす。また、広が
ったガラスがボンディング線６等に伺７着し、半導体装
置、仁！の信頼性を低下する。また、仮焼成の際の温度
が低すぎると、同図（Ｃ）に示す如く、表面が粒状にな
ったり、著（７い場合にはかたまりが表面にできた低融
点ガラスｆ＠８ｂを形成することになる。その結果、ガ
ラス封止時の機械的々力により低融点ガラス層８に”か
け″が発生し、この′°かけ′が・やッケーノ１の素子
装着用四部２に入って信頼性を低下する。更に、高い気
密度が得られない問題があった。
９の仮焼成の際に、第３図（４）に示す如く、先ず、リ
ッド９の周辺部分に低融点ガラス層８を形成し、これに
高温度で加熱すると、１川図（Ｂ）に示を如く、ガラス
は不必要な領域まで広がり、薄肉の低融点ガラス層８ａ
となる。その結果、十分な肉厚のガラス封止層が得られ
ず、封１）１部の強度の劣化を引き起こす。また、広が
ったガラスがボンディング線６等に伺７着し、半導体装
置、仁！の信頼性を低下する。また、仮焼成の際の温度
が低すぎると、同図（Ｃ）に示す如く、表面が粒状にな
ったり、著（７い場合にはかたまりが表面にできた低融
点ガラスｆ＠８ｂを形成することになる。その結果、ガ
ラス封止時の機械的々力により低融点ガラス層８に”か
け″が発生し、この′°かけ′が・やッケーノ１の素子
装着用四部２に入って信頼性を低下する。更に、高い気
密度が得られない問題があった。
本発明は、ガラス封止層の気密度を高めて信頼性の向上
を図った半導体装置である。
を図った半導体装置である。
〔発明の概要〕
本発明は、ガラス封止層を低融点ガラス層ととれよシも
軟化点の低い低軟化点ガラス層とで形成したことにより
、ガラス封止部の気密度を高めて信頼性の向上を図った
半導体装置である。
軟化点の低い低軟化点ガラス層とで形成したことにより
、ガラス封止部の気密度を高めて信頼性の向上を図った
半導体装置である。
以下、本発明の実施例について図面を参照して説明する
。第４図は、本発明の一実施例の断面図である。図中２
０は、素子装着用凹部２１を有するパッケージである。
。第４図は、本発明の一実施例の断面図である。図中２
０は、素子装着用凹部２１を有するパッケージである。
素子装着用四部２ノには、半導体素子２２が装着されて
いる。
いる。
・やッケーノ２０上には、その側部に設けられたり−ド
２３に接続した導体２４が設けられている。導体２４と
半導体素子２２間には、ボンディング線２５が架設され
ている。パッケージ２０の上方には、その周辺部上に設
けられたノＲッケージ上部２６にガラス封止層２７を介
Ｉ〜て蓋体であるリッド２８が設けられている。力゛ラ
ス封止層２７は、・ぞ、ケーノ上部２６に、低軟化点ガ
ラス層２９、低融点ガラス層３０を順次積層して構成さ
れている１゜低軟化点ガラス層２９は、例えば軟化点が
３５０℃のガラスで形成されている。低融点ガラスｊ−
３０は、例えば軟化点が４’ＯＯ℃のガラスで形成され
ている。
２３に接続した導体２４が設けられている。導体２４と
半導体素子２２間には、ボンディング線２５が架設され
ている。パッケージ２０の上方には、その周辺部上に設
けられたノＲッケージ上部２６にガラス封止層２７を介
Ｉ〜て蓋体であるリッド２８が設けられている。力゛ラ
ス封止層２７は、・ぞ、ケーノ上部２６に、低軟化点ガ
ラス層２９、低融点ガラス層３０を順次積層して構成さ
れている１゜低軟化点ガラス層２９は、例えば軟化点が
３５０℃のガラスで形成されている。低融点ガラスｊ−
３０は、例えば軟化点が４’ＯＯ℃のガラスで形成され
ている。
而して、このように構成された半導体装置３１によれば
、第５図（ト）に示す如く、リッド２８の衝合面の周辺
部に低融点ガラス層３０を形成し、その表面に低軟化点
ガラス層２９ｆ形成し、これに例えば４５０℃の仮焼成
温度で焼成を施す。この焼成によって表面の低軟化点ガ
ラス層２９だけが十分に流動し、平滑化される。
、第５図（ト）に示す如く、リッド２８の衝合面の周辺
部に低融点ガラス層３０を形成し、その表面に低軟化点
ガラス層２９ｆ形成し、これに例えば４５０℃の仮焼成
温度で焼成を施す。この焼成によって表面の低軟化点ガ
ラス層２９だけが十分に流動し、平滑化される。
その結果、ガラス封止層２７は、十分な肉厚を保持し、
封止後においても１１い強度を有する。
封止後においても１１い強度を有する。
このため優れた耐久性を有すると共に、ボンディング線
２５等を汚染せず、高い信頼性を発揮する。しかも、封
止時のガラス封止層２７の表面は、十分な流動性を有す
るので作業性を高め・かつ、ガラス耐重による気密度を
向上させることができる。捷プこ、ガラス封止層２７の
形成時に、がラスの′かけ″等の発生を阻止して、信頼
性を高めることができる。
２５等を汚染せず、高い信頼性を発揮する。しかも、封
止時のガラス封止層２７の表面は、十分な流動性を有す
るので作業性を高め・かつ、ガラス耐重による気密度を
向上させることができる。捷プこ、ガラス封止層２７の
形成時に、がラスの′かけ″等の発生を阻止して、信頼
性を高めることができる。
以上説明した如く、本発明に係る半導体装置によれば、
ガラス封止層の気密バ（を高めて信頼性を向上させるこ
とができるものである。
ガラス封止層の気密バ（を高めて信頼性を向上させるこ
とができるものである。
第１図は、従来の半導体装置の断面図、第２図は、同半
導体装置の製造工稈を示す説明図、第３図（４）は、同
半導体装置のリッドの仮焼成前の状態を示す断面図、同
図（Ｂ）は、同リッドに高温度で仮焼成を施した後の状
態を示す断面図、同図（０は、回りメトに低温度で仮焼
成を施した後の状態を示す断面図、第４図は、本発明の
一実施例の断面図、第５図（４）は、同実施例の半導体
装置のリッドの仮焼成前の状態を示す断面図、同図（Ｂ
）は、同リッドに仮焼成を施した後の状態を示す断面図
である。 ２０・・・パック−−ジ、２１・・・素子装着用凹部、
２２・・・半導体素子、２３・・リード、２４・・・導
体、２５・・・ボンディング線、・２６・・・母ツケー
ジ上部、２７・・・ガラス封止層、２８・・・リッド、
２９・・・低軟・１ζ点ガラス層、３０・・・低融点ガ
ラス層、月・・半導体装置。
導体装置の製造工稈を示す説明図、第３図（４）は、同
半導体装置のリッドの仮焼成前の状態を示す断面図、同
図（Ｂ）は、同リッドに高温度で仮焼成を施した後の状
態を示す断面図、同図（０は、回りメトに低温度で仮焼
成を施した後の状態を示す断面図、第４図は、本発明の
一実施例の断面図、第５図（４）は、同実施例の半導体
装置のリッドの仮焼成前の状態を示す断面図、同図（Ｂ
）は、同リッドに仮焼成を施した後の状態を示す断面図
である。 ２０・・・パック−−ジ、２１・・・素子装着用凹部、
２２・・・半導体素子、２３・・リード、２４・・・導
体、２５・・・ボンディング線、・２６・・・母ツケー
ジ上部、２７・・・ガラス封止層、２８・・・リッド、
２９・・・低軟・１ζ点ガラス層、３０・・・低融点ガ
ラス層、月・・半導体装置。
Claims (1)
- 素子装着用四部を有する・ぞッケージと、該凹部に装着
された素子と、該素子を気密・封止するように前記・や
ッケーノ上にガラス封止層を介しで装着された蓋体とを
具備する半導体装置に分いて、ガラス封止層を・臂ッケ
ージ上に低軟化点力２７層、低融点ガラス層ｆ、順次積
ｊ−シて形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020591A JPS59150450A (ja) | 1983-02-10 | 1983-02-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020591A JPS59150450A (ja) | 1983-02-10 | 1983-02-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59150450A true JPS59150450A (ja) | 1984-08-28 |
Family
ID=12031482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58020591A Pending JPS59150450A (ja) | 1983-02-10 | 1983-02-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59150450A (ja) |
-
1983
- 1983-02-10 JP JP58020591A patent/JPS59150450A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554573A (en) | Glass-sealed ceramic package type semiconductor device | |
| KR20180037865A (ko) | 세라믹 기판 및 세라믹 기판 제조 방법 | |
| JPS59150450A (ja) | 半導体装置 | |
| JP2569946B2 (ja) | 陽極接合方法 | |
| JPH01261247A (ja) | 低融点ガラス接着による接合体の製造方法，及び接着体 | |
| JPS61168247A (ja) | セラミツクパツケ−ジ | |
| JPS63178548A (ja) | 電子部品用パツケ−ジとその製造方法 | |
| JPS5848921A (ja) | 半導体装置の製造方法 | |
| JPS6156623B2 (ja) | ||
| US3002132A (en) | Crystal diode encapsulation | |
| JP2637073B2 (ja) | 整流装置 | |
| JPH0723962Y2 (ja) | 半導体パッケージ | |
| KR800001154Y1 (ko) | 압입형 스템 | |
| JPS626693Y2 (ja) | ||
| JPS60123044A (ja) | 半導体装置 | |
| JPH0513476A (ja) | 半導体装置およびその製造方法 | |
| JPS5844749A (ja) | 半導体装置用キヤツプ及びその製造方法 | |
| JPH05258689A (ja) | 駆動用半導体素子内蔵型蛍光表示パネル | |
| JPS60110156A (ja) | 固体撮像素子の製造方法 | |
| JPS6226845A (ja) | Ｌｃｃ型半導体装置 | |
| JPS58124248A (ja) | 半導体装置 | |
| JPH07176645A (ja) | 半導体装置 | |
| JPS6095976A (ja) | 固体撮像装置 | |
| JPS6155778B2 (ja) | ||
| JPS6271251A (ja) | セラミツクパツケ−ジ |