JPS5992552A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5992552A JPS5992552A JP57201955A JP20195582A JPS5992552A JP S5992552 A JPS5992552 A JP S5992552A JP 57201955 A JP57201955 A JP 57201955A JP 20195582 A JP20195582 A JP 20195582A JP S5992552 A JPS5992552 A JP S5992552A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- cap
- base
- point glass
- low melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は封止強度の向上と封止効果の向上を図ったガラ
ス封止型の半導体装置に関するものである。
ス封止型の半導体装置に関するものである。
一般にセラミックペースとセラミックキャップとでパッ
ケージ本体を構成する半導体装置にあっては、これらベ
ースとキャップを接合すると共にペース、キャップ間の
キャビティを気密封止するために低融点ガラスを使用し
ている。例えば、第１図の半導体装置では、セラミック
製のペース１とキャップ２とでキャビティを画成して半
導体素子ペレット３を内部のペース上に固着し、ペース
１とキャップ２間に介装したリードフレーム４にペレッ
ト３をワイヤ５にて気気接続した上で、低融点ガラス６
を用いてベース１とキャップ２とをその周辺部において
接合しかつ内部を気密に封止するようにしている。
ケージ本体を構成する半導体装置にあっては、これらベ
ースとキャップを接合すると共にペース、キャップ間の
キャビティを気密封止するために低融点ガラスを使用し
ている。例えば、第１図の半導体装置では、セラミック
製のペース１とキャップ２とでキャビティを画成して半
導体素子ペレット３を内部のペース上に固着し、ペース
１とキャップ２間に介装したリードフレーム４にペレッ
ト３をワイヤ５にて気気接続した上で、低融点ガラス６
を用いてベース１とキャップ２とをその周辺部において
接合しかつ内部を気密に封止するようにしている。
ところで、近年の半導体装置は益々高集積化。
大容量化される傾向にあり、したがりてパッケージ本体
内に内装するペレットも大寸法化される状態にある。こ
のため、パッケージ本体およびそのキャビティを大型化
してこの要求に対応しなければならない。しかしながら
、同図に示すようＫ。
内に内装するペレットも大寸法化される状態にある。こ
のため、パッケージ本体およびそのキャビティを大型化
してこの要求に対応しなければならない。しかしながら
、同図に示すようＫ。
リードフレーム４、特に外部リード４ａはその対向寸法
ｌ、が所定の値に規制されているためパッケージ本体７
の外側寸法形、の増大にも限界があり、したがってキャ
ビティ寸法に、を増大してゆけば自から周辺部における
接合面積、即ち封止面積が低減されることになる。
ｌ、が所定の値に規制されているためパッケージ本体７
の外側寸法形、の増大にも限界があり、したがってキャ
ビティ寸法に、を増大してゆけば自から周辺部における
接合面積、即ち封止面積が低減されることになる。
このように、封止面積が低減されると、低融点ガラス６
によるベース１とキャップ２との接合力、つまり接合強
度が低下され、外力によって低融点ガラスとベース又は
キャップの接着界面が破壊されて容易にキャップが離脱
される等の不具合が生じ或いは外力によってガラス６の
一部に剥離、クラックが発生して気密不良が生じ、その
結果半導体装置の信頼性が著しく低下されるという問題
が生じることになる。
によるベース１とキャップ２との接合力、つまり接合強
度が低下され、外力によって低融点ガラスとベース又は
キャップの接着界面が破壊されて容易にキャップが離脱
される等の不具合が生じ或いは外力によってガラス６の
一部に剥離、クラックが発生して気密不良が生じ、その
結果半導体装置の信頼性が著しく低下されるという問題
が生じることになる。
したがって本発明の目的は大寸法ペレットを内装し得る
一方で封止強度および気密封止効果を向上し、これによ
り信頼性の向上を実現することができる半導体装置を提
供することにある。
一方で封止強度および気密封止効果を向上し、これによ
り信頼性の向上を実現することができる半導体装置を提
供することにある。
この目的を達成するために本発明は低融点ガラスとベー
スおよびキャップとの各接触面に高融点ガラス層を介在
形成するようｋしたものである。
スおよびキャップとの各接触面に高融点ガラス層を介在
形成するようｋしたものである。
以下、本発明を図示の実施例により説明する。
第２図は本発明の半導体装置の一実施例であり、セラミ
ック製のベース１１はその上面中央に凹所１２を形成し
、この凹所１２の内底面にＡ１９ペースト１３等のろう
材を用いて半導体素子ペレット１４を固着している。ま
た、前記ベース１１の上部に取着されるキャップ１５も
セラミック材にて形成しており、その下面中央には前記
凹所１２とでキャビティを画成する逆凹所１６を形成し
ている。そして、前記ベース１１とキャップ１５とは周
辺の相対的な凸縁部において互に対向されかつ低融点ガ
ラス１７にて接合されるが、この場合、この低融点ガラ
ス１７はベース側ガラス１７ａとキャップ側ガラス１７
ｂとで別個に設けておき、ペース側ガラス１７ａには外
部リード１８ａと内部リード１８ｂとからなるリードフ
レーム１Ｂを固着した上で前記ペレット１４と内部リー
ド１８ａとをワイヤ１９にて電気接続している。
ック製のベース１１はその上面中央に凹所１２を形成し
、この凹所１２の内底面にＡ１９ペースト１３等のろう
材を用いて半導体素子ペレット１４を固着している。ま
た、前記ベース１１の上部に取着されるキャップ１５も
セラミック材にて形成しており、その下面中央には前記
凹所１２とでキャビティを画成する逆凹所１６を形成し
ている。そして、前記ベース１１とキャップ１５とは周
辺の相対的な凸縁部において互に対向されかつ低融点ガ
ラス１７にて接合されるが、この場合、この低融点ガラ
ス１７はベース側ガラス１７ａとキャップ側ガラス１７
ｂとで別個に設けておき、ペース側ガラス１７ａには外
部リード１８ａと内部リード１８ｂとからなるリードフ
レーム１Ｂを固着した上で前記ペレット１４と内部リー
ド１８ａとをワイヤ１９にて電気接続している。
更に、前記各低融点ガラス１７ａ、１７ｂとベース１１
およびキャップ１５との間には夫々高融点ガラス層２０
ａ 、２０ｂを形成し、この高融点ガラス層２０ａ、
２０ｂを介して低融点ガラス１７ａ、１７ｂとベース１
１．キャップ１５を夫々接着状態としている。この高融
点ガラス層２０ａ。
およびキャップ１５との間には夫々高融点ガラス層２０
ａ 、２０ｂを形成し、この高融点ガラス層２０ａ、
２０ｂを介して低融点ガラス１７ａ、１７ｂとベース１
１．キャップ１５を夫々接着状態としている。この高融
点ガラス層２０ａ。
２０ｂは低融点ガラスの溶融温度（４５０７；）よりも
数段高い溶融温度（６００Ｃ以上）のガラスからなり、
この溶融温度条件下においてベース１１゜キャップ１５
の周辺部にグレーズして形成する。
数段高い溶融温度（６００Ｃ以上）のガラスからなり、
この溶融温度条件下においてベース１１゜キャップ１５
の周辺部にグレーズして形成する。
前記低融点ガラス１７ａ、１７ｂはこれら高融点ガラス
層２０ａ、２０ｂの上に通常通り層状に形成し、前記リ
ードフレーム１８を取着した上でペース１１上にキャッ
プ１５を被せて加熱することにより、低融点ガラス１７
ａ、１７ｂが互に溶融して一体化され、所要の封止構造
が構成されるのである。勿論、前記凹所１２．逆凹所１
６は従来に比較して大寸法とし、従来よりも大型のペレ
ット１４を内装している。一方、ベース１１とキャップ
１５とで構成されるパッケージ本体１００才法は従来と
略同じである。
層２０ａ、２０ｂの上に通常通り層状に形成し、前記リ
ードフレーム１８を取着した上でペース１１上にキャッ
プ１５を被せて加熱することにより、低融点ガラス１７
ａ、１７ｂが互に溶融して一体化され、所要の封止構造
が構成されるのである。勿論、前記凹所１２．逆凹所１
６は従来に比較して大寸法とし、従来よりも大型のペレ
ット１４を内装している。一方、ベース１１とキャップ
１５とで構成されるパッケージ本体１００才法は従来と
略同じである。
以上の構成によれば、ベース１１やキャップ１５０周辺
部に高温でグレーズして形成した高融点ガラス層２０ａ
、２０ｂは低温状態では生じ難いガラス成分とセラミ
ック成分の化学的結合を促進させ、高融点ガラ、＊２０
ａ、２０ｂとベース１１゜キャップ１５の接合強度を格
段に向上する。一方、低融点ガラス１７ａ、１７ｂ高融
点ガラス２０ａ。
部に高温でグレーズして形成した高融点ガラス層２０ａ
、２０ｂは低温状態では生じ難いガラス成分とセラミ
ック成分の化学的結合を促進させ、高融点ガラ、＊２０
ａ、２０ｂとベース１１゜キャップ１５の接合強度を格
段に向上する。一方、低融点ガラス１７ａ、１７ｂ高融
点ガラス２０ａ。
２０ｂは、夫々溶融温度が相違しても同一の化学的構造
を有し、両者は強固に結合する。更に低融点ガラス１７
ａ、１７ｂは同一材質であるから、一体的に結合するこ
とは言うまでもない。
を有し、両者は強固に結合する。更に低融点ガラス１７
ａ、１７ｂは同一材質であるから、一体的に結合するこ
とは言うまでもない。
したがって、このような構成においてはペース１１高融
点ガラス２０ａ−低融点ガラス１７ａ−低融点ガラス１
７ｂ−高融点ガラス２０ｂ−キャップ１５の各接合強度
が向上されることになり、半導体装置の全体としてみれ
ばベース１１とキャップ１５の接合強度が増大されたこ
とになる。これにより、ベースとキャップの周辺部にお
ける接合面積が従来に比較して低減されても強固な封止
強度および気密封止効果を得ることができ、半導体装置
の信頼性を高めることができる。
点ガラス２０ａ−低融点ガラス１７ａ−低融点ガラス１
７ｂ−高融点ガラス２０ｂ−キャップ１５の各接合強度
が向上されることになり、半導体装置の全体としてみれ
ばベース１１とキャップ１５の接合強度が増大されたこ
とになる。これにより、ベースとキャップの周辺部にお
ける接合面積が従来に比較して低減されても強固な封止
強度および気密封止効果を得ることができ、半導体装置
の信頼性を高めることができる。
また、前述の構成において、低融点ガラスには更に溶融
温度の低いガラスを使用しても充分な封止強度や封止効
果を得ることができるので、低融点ガラスの封着をさら
に低い温度で行なうことができ、これによりペレットに
対する熱の影響を低減してペレット、つまり半導体装置
の特性上の信頼性を向上することもできる。 。
温度の低いガラスを使用しても充分な封止強度や封止効
果を得ることができるので、低融点ガラスの封着をさら
に低い温度で行なうことができ、これによりペレットに
対する熱の影響を低減してペレット、つまり半導体装置
の特性上の信頼性を向上することもできる。 。
以上のよ５に本発明の半導体装置によれば、セラミック
ベースとキャップを低融点ガラスにて封止接合する構造
において、低融点ガラスとベースおよびキャップの間に
高融点ガラス層を形成しているので、高融点ガラスとセ
ラミックの接合強度の増大によってベースとキャップと
の接合強度を向上でき、これにより封止強度および気密
封止効果の増大を図って半導体装置の信頼性を向上でき
るという効果を奏する。
ベースとキャップを低融点ガラスにて封止接合する構造
において、低融点ガラスとベースおよびキャップの間に
高融点ガラス層を形成しているので、高融点ガラスとセ
ラミックの接合強度の増大によってベースとキャップと
の接合強度を向上でき、これにより封止強度および気密
封止効果の増大を図って半導体装置の信頼性を向上でき
るという効果を奏する。
第１図は従来の半導体装置の断面図、
第２図は本発明の半導体装置の断面図である。
１０・・・パッケージ本体、１１・・・ベース、１４・
・・ペレット、１５・・・キャップ、１７ ａ ｒ １
７ ｂ・・・低融点ガラス、１８・・・リードフレーム
、２０ａ、２０・′□１．９ 第 １ 図
・・ペレット、１５・・・キャップ、１７ ａ ｒ １
７ ｂ・・・低融点ガラス、１８・・・リードフレーム
、２０ａ、２０・′□１．９ 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、セラミック製のベースとキャップとを低融点ガラス
にて封止接合してパッケージ本体を構成してなる半導体
装置において、前記低融点ガラスとペースおよびキャッ
プの夫々の接触界面間に高融点ガラス層を設けたことを
特徴とする半導体装置。 ２、高融点ガラス層はベースおよびキャップの封止用周
辺部に高温条件下でグレーズしてなる特許請求の範囲第
１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201955A JPS5992552A (ja) | 1982-11-19 | 1982-11-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201955A JPS5992552A (ja) | 1982-11-19 | 1982-11-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5992552A true JPS5992552A (ja) | 1984-05-28 |
Family
ID=16449535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57201955A Pending JPS5992552A (ja) | 1982-11-19 | 1982-11-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5992552A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02303053A (ja) * | 1989-05-17 | 1990-12-17 | Sumitomo Special Metals Co Ltd | 半導体パッケージの製造方法 |
| US5138426A (en) * | 1988-09-22 | 1992-08-11 | Ngk Insulators, Ltd. | Ceramic joined body |
| US5159432A (en) * | 1988-12-26 | 1992-10-27 | Sumitomo Electric Industries, Ltd. | Semiconductor device package having improved sealing at the aluminum nitride substrate/low melting point glass interface |
| JPH05243410A (ja) * | 1992-02-27 | 1993-09-21 | Nec Corp | 半導体装置 |
| US6543109B1 (en) * | 1999-03-02 | 2003-04-08 | Murata Manufacturing Co., Ltd. | Method of manufacturing a surface acoustic wave apparatus |
-
1982
- 1982-11-19 JP JP57201955A patent/JPS5992552A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138426A (en) * | 1988-09-22 | 1992-08-11 | Ngk Insulators, Ltd. | Ceramic joined body |
| US5159432A (en) * | 1988-12-26 | 1992-10-27 | Sumitomo Electric Industries, Ltd. | Semiconductor device package having improved sealing at the aluminum nitride substrate/low melting point glass interface |
| JPH02303053A (ja) * | 1989-05-17 | 1990-12-17 | Sumitomo Special Metals Co Ltd | 半導体パッケージの製造方法 |
| JPH05243410A (ja) * | 1992-02-27 | 1993-09-21 | Nec Corp | 半導体装置 |
| US6543109B1 (en) * | 1999-03-02 | 2003-04-08 | Murata Manufacturing Co., Ltd. | Method of manufacturing a surface acoustic wave apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3325586A (en) | Circuit element totally encapsulated in glass | |
| US4025716A (en) | Dual in-line package with window frame | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPS5992552A (ja) | 半導体装置 | |
| JPS6137784B2 (ja) | ||
| JPH04352131A (ja) | 平板型表示装置 | |
| JPH0547988A (ja) | 半導体装置 | |
| JPS5824446Y2 (ja) | 半導体装置 | |
| JPS6329555A (ja) | 封止電子装置 | |
| JPH04129253A (ja) | 半導体パッケージ | |
| JPS6214096B2 (ja) | ||
| JPS59117250A (ja) | 半導体装置 | |
| JPH01123442A (ja) | 半導体装置用セラミツクパツケージ | |
| JPS6222456B2 (ja) | ||
| JPS6079749A (ja) | 半導体装置 | |
| JPS6074659A (ja) | 半導体装置 | |
| JPH0520903B2 (ja) | ||
| JPS634350B2 (ja) | ||
| JPS63122250A (ja) | 半導体装置 | |
| JPS6236287Y2 (ja) | ||
| JPS5936947A (ja) | 半導体装置 | |
| JPS58124248A (ja) | 半導体装置 | |
| JPS6155778B2 (ja) | ||
| JPH01130548A (ja) | 半導体装置 | |
| JPS59150450A (ja) | 半導体装置 |