JPS59160376A - ファクシミリ装置の符号変換装置 - Google Patents
ファクシミリ装置の符号変換装置Info
- Publication number
- JPS59160376A JPS59160376A JP3382783A JP3382783A JPS59160376A JP S59160376 A JPS59160376 A JP S59160376A JP 3382783 A JP3382783 A JP 3382783A JP 3382783 A JP3382783 A JP 3382783A JP S59160376 A JPS59160376 A JP S59160376A
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- cpu
- code data
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、ファクシミリ装置における符号変換方式に関
する。
する。
［従来技術］
ＣＣＩ’ＴＴ（国際電信電話諮問委員会）で規定された
Ｇ１１ｌフアクシミリ装置では、伝送速度を向上するた
めに、原稿上の画像をスキャナで光電変換して得た画信
号を符号化して画信号の冗長度を抑制している。ＣＣＩ
ＴＴは、ＭＨ符号化方式を１次元符号化方式の標準とし
て定めている。
Ｇ１１ｌフアクシミリ装置では、伝送速度を向上するた
めに、原稿上の画像をスキャナで光電変換して得た画信
号を符号化して画信号の冗長度を抑制している。ＣＣＩ
ＴＴは、ＭＨ符号化方式を１次元符号化方式の標準とし
て定めている。
ＭＨ符号化方式では、画信号にあられれる白黒画素のラ
ンレングスをＭＨ符号と呼ばれる符号長の平均値が最小
となるように最適化された符号に変換している。このＭ
ｌ−１符号は、ランレングスが０〜６３の白ランおよび
黒ランをそれぞれあられすターミネイティングコード、
ランレングスが２５６０までの白ランおよび黒ランを６
４単位でおのおのあられすメイクアップコードからなっ
ており、おのおののコードは２〜１３ビツト長に形成さ
れている。
ンレングスをＭＨ符号と呼ばれる符号長の平均値が最小
となるように最適化された符号に変換している。このＭ
ｌ−１符号は、ランレングスが０〜６３の白ランおよび
黒ランをそれぞれあられすターミネイティングコード、
ランレングスが２５６０までの白ランおよび黒ランを６
４単位でおのおのあられすメイクアップコードからなっ
ており、おのおののコードは２〜１３ビツト長に形成さ
れている。
第１図は、このような符号変換処理を実行する装置ＤＰ
を示しており、同図において、１はｃＰＵ（中央処理装
置）、２は後述するＭＨ符号データテーブルおよびＣＰ
ＵＩが実行する処理プログラム等を記憶するＲＯＭ （
リード・オンリ・メモリ）、３はＣＰＵＩのワークエリ
ア、シリアル／パラレル変換器４を介してスキャナ（図
示せず）より加わる画信号を記憶するラインメモリ、お
よび、パラレル／シリアル変換器５を介してモデム（図
示せず）に出力する符号データをいったん記憶するＦＩ
ＦＯ（先入れ先出し）バッファが設定されるＲＡＭ （
ランダム・アクセス・メモリ）である。
を示しており、同図において、１はｃＰＵ（中央処理装
置）、２は後述するＭＨ符号データテーブルおよびＣＰ
ＵＩが実行する処理プログラム等を記憶するＲＯＭ （
リード・オンリ・メモリ）、３はＣＰＵＩのワークエリ
ア、シリアル／パラレル変換器４を介してスキャナ（図
示せず）より加わる画信号を記憶するラインメモリ、お
よび、パラレル／シリアル変換器５を介してモデム（図
示せず）に出力する符号データをいったん記憶するＦＩ
ＦＯ（先入れ先出し）バッファが設定されるＲＡＭ （
ランダム・アクセス・メモリ）である。
第２図は、ＲＯＭ２に記憶したＭＨ符号データテーブル
の一部を例示している。この図は１つの符号データを示
しており、このように連続したアドレスＱ、 Ｑ＋１．
Ｑ＋２に記憶された３バイトのデータから１つのＭＨ符
号が形成゛されている。
の一部を例示している。この図は１つの符号データを示
しており、このように連続したアドレスＱ、 Ｑ＋１．
Ｑ＋２に記憶された３バイトのデータから１つのＭＨ符
号が形成゛されている。
第１バイトＢ１にはＭＨ符号の有効桁数をあられす４ビ
ツトのコードレングスカウンＣＬＣが記憶され、第２バ
イトＢ２および第３バイトＢ３にＭＨ符号をあられす符
号データＣ’Ｄが記憶されている。
ツトのコードレングスカウンＣＬＣが記憶され、第２バ
イトＢ２および第３バイトＢ３にＭＨ符号をあられす符
号データＣ’Ｄが記憶されている。
第３図は、この符号変換装ｒ（、ＤＰのＣＰ、Ｕｌが行
なう符号変換処理を例示している。
なう符号変換処理を例示している。
ＣＰＵＩは、まずＲＡＭ３のラインメモリの内容を読み
出して画信号の白黒ランレングスをそ九ぞれ検出し、こ
のランレングスに基づいてＲＯＭ２内のＭＨ符号データ
テーブルを参照して符号データＣＤおよびコードレング
スカウンタＣＬＣを読み出しく処理１０）、コードレン
グスカウンタＣ’ Ｌ Ｃの値を符号長をあられす変数
Ｎ２に代入し、符号データＣＤを所定のレジスタに記憶
する。
出して画信号の白黒ランレングスをそ九ぞれ検出し、こ
のランレングスに基づいてＲＯＭ２内のＭＨ符号データ
テーブルを参照して符号データＣＤおよびコードレング
スカウンタＣＬＣを読み出しく処理１０）、コードレン
グスカウンタＣ’ Ｌ Ｃの値を符号長をあられす変数
Ｎ２に代入し、符号データＣＤを所定のレジスタに記憶
する。
ついで、各ラインの符号変換開始時には０にリセットさ
れて１ライン分の符号データ量をあられす変数Ｎ１に、
Ｎ２を加えてこの変数Ｎ１を更新しく処理１１）、符号
データＣＤのＭＳＢを上記レジスタから読み出して８ビ
ツトの符号データレジスタに記憶するとともに符号デー
タＣＤを１ビツト左にシフトする（処理１２）。
れて１ライン分の符号データ量をあられす変数Ｎ１に、
Ｎ２を加えてこの変数Ｎ１を更新しく処理１１）、符号
データＣＤのＭＳＢを上記レジスタから読み出して８ビ
ツトの符号データレジスタに記憶するとともに符号デー
タＣＤを１ビツト左にシフトする（処理１２）。
符号データレジスタの残りビット数をあられす変数Ｎ３
は、各ラインの符号変換開始時に８がプリセットされて
おり、処理１３がｃｐｕｉで実行される毎にデリクリメ
ントされる。この変数Ｎ３が０になると判断１４の結果
がＹＥＳとなり、ＣＰＵＩは符号データレジスタに記憶
した８ビツトのデータをＦＩＦＯバッファに転送して（
処理１５）、変数Ｎ３を８にプリセットする（処理１６
）。
は、各ラインの符号変換開始時に８がプリセットされて
おり、処理１３がｃｐｕｉで実行される毎にデリクリメ
ントされる。この変数Ｎ３が０になると判断１４の結果
がＹＥＳとなり、ＣＰＵＩは符号データレジスタに記憶
した８ビツトのデータをＦＩＦＯバッファに転送して（
処理１５）、変数Ｎ３を８にプリセットする（処理１６
）。
ＣＰ ｔＪ １は処理１７を実行する毎に変数Ｎ２をデ
リクリメントし、その値が０になって判断１８の結果が
ＹＥＳになるまで、すなわち１つの符号データＣＤをＦ
ＩＦ○バッファに転送し終るまで処理１２〜判新判断の
ループをくり返す。
リクリメントし、その値が０になって判断１８の結果が
ＹＥＳになるまで、すなわち１つの符号データＣＤをＦ
ＩＦ○バッファに転送し終るまで処理１２〜判新判断の
ループをくり返す。
また、１ライン分の符号化処理を終了して判断１９がＹ
ＥＳとなるまで、ＣＰＵＩは処理１０−判断１９のルー
プをくり返し、スキャナが出方する１ライン分の画信号
をＭＨ符号に変換して順次モデムに転送する。
ＥＳとなるまで、ＣＰＵＩは処理１０−判断１９のルー
プをくり返し、スキャナが出方する１ライン分の画信号
をＭＨ符号に変換して順次モデムに転送する。
１ライン分の符号化処理を終えると、ＣＰＵ’１は予め
設定された最小伝送時間に相当するデータ量をあられす
定数にと変数Ｎ１とを比較しく判断２０）、変数Ｎ１が
定数により大きい場合にはＥＯＬを作成する処理２１に
進み、変数Ｎ１が定数により小さい場合にはフ、ｒル符
号を付加する処理２２を実行したのち処理２１に進む。
設定された最小伝送時間に相当するデータ量をあられす
定数にと変数Ｎ１とを比較しく判断２０）、変数Ｎ１が
定数により大きい場合にはＥＯＬを作成する処理２１に
進み、変数Ｎ１が定数により小さい場合にはフ、ｒル符
号を付加する処理２２を実行したのち処理２１に進む。
このような従来方法では、コードレングスカウンタＣＬ
Ｃを用いて符号データＣＤの符号長をあられし、処理１
７および判断１８を実行して１個分の符号データＣ，Ｄ
を１ピントずつ形成するループの実行回数を判断してい
るため、符号変換処理に要する時間が長いという問題を
生じていた。
Ｃを用いて符号データＣＤの符号長をあられし、処理１
７および判断１８を実行して１個分の符号データＣ，Ｄ
を１ピントずつ形成するループの実行回数を判断してい
るため、符号変換処理に要する時間が長いという問題を
生じていた。
［目的コ
本発明は、上述の問題を解決し、符号変換時間を大幅に
短縮できるファクシミリ装置の符号変換方式を提供する
ことを目的とする。゛ ［構成コ 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。
短縮できるファクシミリ装置の符号変換方式を提供する
ことを目的とする。゛ ［構成コ 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。
本発明は、ＭＨ符号の最大有効ビット数が１３で、かつ
、９ピント以上のデータが全て０であるという点を利用
している。
、９ピント以上のデータが全て０であるという点を利用
している。
第４図は、ＲＯＭ２に記憶されるプログラムのうちＭ
Ｈ符号の発生処理ルーチンＬ１を例示しており、各処理
４１〜５３の左にかっこ書きで示したアドレスｋ ＋
−ｋ ＋ ’３は、おのおのの処理のＲＯＭ２における
先頭アドレスを示している。
Ｈ符号の発生処理ルーチンＬ１を例示しており、各処理
４１〜５３の左にかっこ書きで示したアドレスｋ ＋
−ｋ ＋ ’３は、おのおのの処理のＲＯＭ２における
先頭アドレスを示している。
このルーチンＬ１では、処理４１〜４５でＭ Ｈ符号の
第１３ビツト〜第９ビツトを形成するデータを発生し、
その後の処理４６〜５３でＭＨ符号の下位８ビツト以下
のデータを発生しており、これらの処理で発生されたデ
ータは順次符号データレジスタ（前述）に記憶される。
第１３ビツト〜第９ビツトを形成するデータを発生し、
その後の処理４６〜５３でＭＨ符号の下位８ビツト以下
のデータを発生しており、これらの処理で発生されたデ
ータは順次符号データレジスタ（前述）に記憶される。
また、処理６１〜７３は符号データレジスタに記憶した
データをＦＩＦＯバッファに転送する処理であり、その
詳細を第５図に示す。すなわち、符号データレジスタに
記憶されたデータが８ピツ１〜になる毎に、そのデータ
をＦＩＦＯバッファに転送しており（処理７５）、その
度に変数Ｎ１に８を累計して１ライン分の符号データ量
を計算している（処理７６）。なお、変数Ｎｌ、Ｎ３は
第３図に示したフローチャートにおけるものと同じであ
る。また、第６図で第３図と同じ部分には同一符号を付
し、その説明は省略する。
データをＦＩＦＯバッファに転送する処理であり、その
詳細を第５図に示す。すなわち、符号データレジスタに
記憶されたデータが８ピツ１〜になる毎に、そのデータ
をＦＩＦＯバッファに転送しており（処理７５）、その
度に変数Ｎ１に８を累計して１ライン分の符号データ量
を計算している（処理７６）。なお、変数Ｎｌ、Ｎ３は
第３図に示したフローチャートにおけるものと同じであ
る。また、第６図で第３図と同じ部分には同一符号を付
し、その説明は省略する。
第６図は、符号発生処理ルーチンＬ１に対応してＲＯＭ
２に形成したＭＨ符号データの一部（ＭＨ符号１個分）
を示している。このように、連続したアドレスｍ、ｍ＋
１の２バイトの記憶領域でｊつのＭＨ符号データをあら
れしており、符号発生処理ルーチンＬ１によってこのＭ
Ｈ符号を発生するさいにその実行を開始すべき処理の
先頭アドレスが飛び先アドレスＪＡとして第１バイトＢ
ｌ’ に記憶され、左詰めにされたＭ）（符号の下位８
ビツト以下の符号データＣＤ′が第２バイトＢ２’ に
記憶されている。
２に形成したＭＨ符号データの一部（ＭＨ符号１個分）
を示している。このように、連続したアドレスｍ、ｍ＋
１の２バイトの記憶領域でｊつのＭＨ符号データをあら
れしており、符号発生処理ルーチンＬ１によってこのＭ
Ｈ符号を発生するさいにその実行を開始すべき処理の
先頭アドレスが飛び先アドレスＪＡとして第１バイトＢ
ｌ’ に記憶され、左詰めにされたＭ）（符号の下位８
ビツト以下の符号データＣＤ′が第２バイトＢ２’ に
記憶されている。
ＭＨ符号の有効ビット数（符号長）と、第１パイ１〜Ｂ
ｌ’ に記憶される飛び先アドレスＪＡとの関係を次の
表に示す。（以下余白） 表土 したがって、４ビツトのＭＨ符号１１ｏ１が対応する白
ラン（ランレングス５の白画素）は、第７図に示したよ
うに飛び先アドレスＪＡとしてに＋。
ｌ’ に記憶される飛び先アドレスＪＡとの関係を次の
表に示す。（以下余白） 表土 したがって、４ビツトのＭＨ符号１１ｏ１が対応する白
ラン（ランレングス５の白画素）は、第７図に示したよ
うに飛び先アドレスＪＡとしてに＋。
が記憶されたアドレスｍ１の第１バイトおよび符号デー
タＣＤ’ として１１０１が記念されたアドレス（ｍ＋
＋１）の第２バイトによってあられされる。
タＣＤ’ として１１０１が記念されたアドレス（ｍ＋
＋１）の第２バイトによってあられされる。
また、同様にして１２ビツトのＭ Ｈ符号０００００１
１００１１１に対応する黒ラン３６（ランレングス３６
の黒画素）は、第８図に示したように飛び先アドレスＪ
Ａとしてに２が記憶されたアドレスｍ２の第１バイト、
および符号データＣＤ′として０１１００１１１が記憶
されたアドレス（ｍ２＋１）の第２バイトによってあら
れされる。
１００１１１に対応する黒ラン３６（ランレングス３６
の黒画素）は、第８図に示したように飛び先アドレスＪ
Ａとしてに２が記憶されたアドレスｍ２の第１バイト、
および符号データＣＤ′として０１１００１１１が記憶
されたアドレス（ｍ２＋１）の第２バイトによってあら
れされる。
本発明の一実施例に関る装置は、第１図に示した従来装
置と同一構成を有し、そのＣＰＵＩが実行する符号変換
手順を第９図に例示する。なお、同図で第３図と同じ部
分には同一符号を付してその説明は省略する。
置と同一構成を有し、そのＣＰＵＩが実行する符号変換
手順を第９図に例示する。なお、同図で第３図と同じ部
分には同一符号を付してその説明は省略する。
まず、ＣＰ’Ｕ １はＲＡＭ３のラインメモリに記憶さ
れた画データのランレングスを計測し、その結果に基づ
いてＲＯＭ２の符号データを参照して対応する符号デー
タをＲＡＭ３の所定領域に読み出す。
れた画データのランレングスを計測し、その結果に基づ
いてＲＯＭ２の符号データを参照して対応する符号デー
タをＲＡＭ３の所定領域に読み出す。
ついで、ＣＰＵＩは読み出した符号データの飛び先アド
レスＪＡが示す処理から符号発生処理ルーチンＬ１を実
行し、ＭＨ符号のＭＳＢより順次下位ビットのデータを
発生する。
レスＪＡが示す処理から符号発生処理ルーチンＬ１を実
行し、ＭＨ符号のＭＳＢより順次下位ビットのデータを
発生する。
例えば、ランレングスが白ランの場合、第７図に示した
ように飛び先アドレスＪＡの内容はに１θであるから、
Ｃ，ＰＵ １はルーチンＬ１の処理５０へとジャンプじ
て４ビットのＭ Ｈ符号１１０１を発生する。また、ラ
ンレングスが黒ラン３６の場合、同様にしてＣＰＵＩは
ルーチンＬ１の処理４２へとジャンプして１２ビツトの
ＭＨ符号０００００１１００１１１を発生する。
ように飛び先アドレスＪＡの内容はに１θであるから、
Ｃ，ＰＵ １はルーチンＬ１の処理５０へとジャンプじ
て４ビットのＭ Ｈ符号１１０１を発生する。また、ラ
ンレングスが黒ラン３６の場合、同様にしてＣＰＵＩは
ルーチンＬ１の処理４２へとジャンプして１２ビツトの
ＭＨ符号０００００１１００１１１を発生する。
ＣＰＵＩは、１ライン分の符号を発生したのち処理７８
を実行して変数Ｎ１の内容を補正し、ついで、前述した
手順と同様に判断２０以後の処理を実行して１ライン分
の符号化処理を終了し、次の処理へと移行する。
を実行して変数Ｎ１の内容を補正し、ついで、前述した
手順と同様に判断２０以後の処理を実行して１ライン分
の符号化処理を終了し、次の処理へと移行する。
なお、処理７８は、Ｍ Ｈ符号長が固定されていないた
め、１ライン分の符号データの量が必ずしも８の倍数に
なるとは限らないことから手順に含まれている。すなわ
ち、この処理７８ではそのラインの最終部分の符号デー
タのうちＦＩＦＯバッファに転送されていない符号デー
タの量を変数Ｎ１に加え、これによって変数Ｎ］の値を
１ライン分の符号データの量に一致させている。
め、１ライン分の符号データの量が必ずしも８の倍数に
なるとは限らないことから手順に含まれている。すなわ
ち、この処理７８ではそのラインの最終部分の符号デー
タのうちＦＩＦＯバッファに転送されていない符号デー
タの量を変数Ｎ１に加え、これによって変数Ｎ］の値を
１ライン分の符号データの量に一致させている。
［効果］
以上説明したように、本発明では符号変換時に符号が何
ビット発生したかをいちいち割数していないため、処理
時間を大幅に短縮できるという効果を有する。
ビット発生したかをいちいち割数していないため、処理
時間を大幅に短縮できるという効果を有する。
第１図は符号変換処理装置を例示したブロック図、第２
図は符号データテーブルの従来例を示す模式図、第３図
は符号変換処理の従来例を示すフローチャート、第４図
は本発明の一実施例に係る符号発生処理ルーチンの一例
を示すフローチャート、第５図はＦＩＦＯバッファにデ
ータを転送するルーチンを例示するフローチャート、第
６図は本発明の一実施例に係る符号データテーブルを例
示した模式−図、第７図は白ラン５の符号データを示し
た模式図、第８図は黒ラン３６の符号データを示した模
式図、第９図は本発明の一実施例に係る符号変換処理手
順を示したフローチャートである。 １ ・・・ＣＰＵ、２ ・・ＲＯＭ、３ ・・・ＲＡＭ
。 第７図 第２図 第９図 第５ 図 く前。処理す・ら〉く
ンに、りＧ１甲べ〉 第６図 第７図 第８図
図は符号データテーブルの従来例を示す模式図、第３図
は符号変換処理の従来例を示すフローチャート、第４図
は本発明の一実施例に係る符号発生処理ルーチンの一例
を示すフローチャート、第５図はＦＩＦＯバッファにデ
ータを転送するルーチンを例示するフローチャート、第
６図は本発明の一実施例に係る符号データテーブルを例
示した模式−図、第７図は白ラン５の符号データを示し
た模式図、第８図は黒ラン３６の符号データを示した模
式図、第９図は本発明の一実施例に係る符号変換処理手
順を示したフローチャートである。 １ ・・・ＣＰＵ、２ ・・ＲＯＭ、３ ・・・ＲＡＭ
。 第７図 第２図 第９図 第５ 図 く前。処理す・ら〉く
ンに、りＧ１甲べ〉 第６図 第７図 第８図
Claims (1)
- スキャナで読み取った画信号に発生する白黒画素のラン
レングスを対応するＭＨ符号に変換するファクシミリ装
置の符号°変換方式において、ＭＨ符号データを１ビツ
トずつ順次形成する符号発生処理プログラムと、第１バ
イトに飛び先アドレスを、第２バイトにＭＨ符号の下位
８ビツト以下のデータをそれぞれ記憶し、１つのＭＨ符
号を２バイトで形成したＭＨ符号データテーブルとを記
憶した記憶手段を備え、ランレングスに対応するＭＨ符
号を上記ＭＨ符号データテーブルから読み出したのち、
その第１バイトの飛び先アドレスが示す上記符号発生処
理プログラムのステップから符号発生処理を実行するこ
とを特徴とするファクシミリ装置の符号変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3382783A JPS59160376A (ja) | 1983-03-03 | 1983-03-03 | ファクシミリ装置の符号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3382783A JPS59160376A (ja) | 1983-03-03 | 1983-03-03 | ファクシミリ装置の符号変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59160376A true JPS59160376A (ja) | 1984-09-11 |
| JPH0546145B2 JPH0546145B2 (ja) | 1993-07-13 |
Family
ID=12397317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3382783A Granted JPS59160376A (ja) | 1983-03-03 | 1983-03-03 | ファクシミリ装置の符号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59160376A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207479A (en) * | 1981-06-16 | 1982-12-20 | Japan Radio Co Ltd | Encoding circuit |
-
1983
- 1983-03-03 JP JP3382783A patent/JPS59160376A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207479A (en) * | 1981-06-16 | 1982-12-20 | Japan Radio Co Ltd | Encoding circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0546145B2 (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4475174A (en) | Decoding apparatus for codes represented by code tree | |
| US4800441A (en) | Binary data compression and expansion processing apparatus | |
| JP3166447B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPS6338153B2 (ja) | ||
| JP2962518B2 (ja) | 画像データの符号化装置 | |
| JPH0546145B2 (ja) | ||
| US20100085613A1 (en) | Data compression device and image reading device | |
| US7085792B2 (en) | Look-up table methods for reducing the use of memory volume and system thereof | |
| JPH0569342B2 (ja) | ||
| JPS6329472B2 (ja) | ||
| JPH0255987B2 (ja) | ||
| JP2000152004A (ja) | 多値ディザマトリックス最適化装置 | |
| JPH0352055Y2 (ja) | ||
| JPS60253372A (ja) | 画信号符号化方式 | |
| JPH07236065A (ja) | 二値画像圧縮装置 | |
| JPS59160375A (ja) | フアクシミリ装置の符号デ−タ計数方法 | |
| JP2684887B2 (ja) | 符号化復号化装置 | |
| JPS59156073A (ja) | デ−タ復号装置 | |
| JPH04219027A (ja) | モデファイドハフマン符号の復号化方法 | |
| JPS6118266A (ja) | モデイフアイドハフマン符号復号化装置 | |
| JPS6282769A (ja) | 符号化装置 | |
| JP2787146B2 (ja) | データ圧縮伸長装置 | |
| JPH055223B2 (ja) | ||
| JPS6281881A (ja) | 符号化装置 | |
| EP0367175A2 (en) | Method and system for halfreducing binary image |