JPS59161066A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （利用分野） 本発明は半導体装置に係り、特に高信頼化をはかるのに
好適な、高耐圧半導体装置に関する。

（従来技術） 第１図は、従来型の高耐圧ｐｎｐ　）ランジスタの断面
図である。高耐圧ＩＣにおいては、その製造プロセスが
簡略であるという理由から、フィールドプレート構造が
、高耐圧化を図る方法として、広く用いられている。

以下、第１図を参照して、従来のフィールドプレート構
造を説明する。

図中、１はエミッタ電極、２はコレクタ電極であシ、３
，４．５はそれぞれｐエミッタ領域、ｎベース領域、ｐ
コレクタ領域である。６および７は、それぞれエミッタ
接合、コレクタ接合である。

また、各電極１．２は、それぞれパッシベーション膜８
の表面にそって設けられ、しかもエミッタ接合６、コレ
クタ接合７を越えてｎベース領域４上へ長さｌだけ張り
出している。良く知られているように、この張り出し部
分がフィールドグレートとして機能する。

例えば、フィールドプレート２が設けられ無い場合、空
乏層は点線９のように形成され、コレクタ接合７の表面
近傍での電界集中のため、耐圧低下が著しくなる。

これに対して、コレクタ電極２を、図に示したように、
長さｌのフィールドプレートを持った構造にするならば
、空乏層の広がりは点線１０のようになり、コレクタ接
合７の表面近傍での電界集中が緩和されるので、耐圧を
向上できる。

ところで、第１図のようなトランジスタの動作中には、
エミッタ電極１およびｎベース領域４には、コレクタ電
極２の電圧！りも高い電圧が印加され、またエミッタ電
極１の電位はれベース領域４の電位よりも高くなること
がある。

このような状態が長時間持続すると、第１図中に示した
ように、ｎベース領域４中の負電荷が、エミッタ電極１
のフィールドプレート直下の界面付近に引き寄せられ、
またパッシベーション膜８中の負電荷もエミッタ電極１
側に引き寄せられる。

このため、空乏層１０は、点線１１で示したよう１こ、
エミッタ電極１のフィールドブ１／−トの直下にまで延
びてくる。しかし、この場合は、エミッタ電極１のフィ
ールドプレートの電界によって、ｎベース領域４の表面
に誘起される負電荷１２（図中にｅで示した）のために
、空乏層の延びは阻止される。したがって、耐圧の低下
が防止される。

エミッタ電極１がフィールドプレートをもたない場合は
、空乏層の延びを阻止するものがないので、ｐエミッタ
領域３との間に、ついにはチャネルが形成されるように
なる。このために、リーク電流が増大し、著しい耐圧低
下を招くことは言うまでもない。

このように、エミッタ電極１のフィールドプレートの電
界効果により、耐圧の信頼性を上げることができる。こ
の信頼性は、フィールドプレートの長さを大きくするこ
とによシさらに増大することができる。

しかし、明らかなように、この方法は同時に、素子面積
の増加を伴い、ＩＣの高集積化きいう点から問題である
。

（目　　的） 本発明の目的は、前述の問題漬を解決してリーク電流の
増大を抑え、耐圧の信頼性を高めることができ、しかも
高集積度の半導体装置を提供することにある。

本発明は、エミッタ電極側のフィールドプレートの長さ
を増加することなく、当該フィールドプレートの先端部
から半導体基板に及ぼされる電界効果を増強し、これに
よってｎベース領域表面のキャリア蓄積現象を増強し、
チャネルの進入を阻止する能力を向上させるものである
。

以下、添付図面に示す具体的実施例に基づいて、本発明
の詳細な説明する。

第２図は本発明の第１実施例の断面図である。

図において、１，２はそれぞれｐエミッタ電極。

ｐコレクタ電極であり、３，４．５はそれぞれｐエミッ
タ、ｎベース、ｐコレクタの各領域である。

また、８はパッジベージ３ン膜で、６，７はそれぞれエ
ミッタ接合、コレクタ接合である。

なお、本実施例の代表的な数値例は、っぎのとおシであ
る。接合深さはｐエミッタ領域３およびｐコレクタ領域
５とも、約１０μｍ　である。ｐエミッタ電極１および
ｐコレクタ電極２は、それぞれエミッタ接合６．コレク
タ接合７を２０μｍ。

３０μｍ　越えて、ｎベース領域４上へ張り出している
。

本実施例の特徴は、コレクタ電極２とｎベース領域４の
表面との間に介在するパッシベーション膜８の厚さが２
．５μｍであるのに対して、エミッタ電極１とｎベース
表面との間に介在するパッシベーション膜８の厚さを０
８μｍと、約１／３に薄くした点にある。

エミッタ電極１の電界効果による、ｎベース表面での電
荷蓄積量は、フィールドプレートの長さｌと、この電極
によって生ずる電界強度との積に比例する。

前述のように、パッシベーション膜８の厚さを１５μｍ
　から０．８μｍに減少すること（ζより、電界強度は
３倍程度に増加する。このため、ｎベース表面における
蓄積電荷量が増加し、耐圧の信頼性は著しく向上する。

なお、前述したところから明らかなように、上記と同等
の効果は、第１図のエミッタ電極１のフィールドプレー
ト長さｌを３倍にすることによっても得られるが、この
場合は素子面積が増加し、高集積度化を実現することが
できなくなる。

第３図は、上記第２図の実施例に基づいて設計されたｐ
ｎｐ　　）’ランジスタの平面図である。同図中、第２
図と同一の符号は、同一または同等部分をあられしてい
る。

また図面中の括弧外の数字は、本実施例にしたがって設
計された場合の寸法であり、一方、括弧内の数字は、従
来の（第１図の）構造により、フィールドプレーｂｌの
長さを変えて同一耐圧の信頼性を持つように設計したｐ
ｎｐｔ・ランジスタの寸法である。本実施例によれば、
約４０　％（約１／１．７）の素子面積の縮小化が達成
される。

第４図は、本発明の第２実施例の断面図である。

同図中、第２図と同一の符号は同一または同等部分をあ
られしている。

本実施例の構造上の特徴は、第２・・図々の対比から明
らかなように、エミッタ接合６を越えて張り出した、エ
ミッタ電極１のフィールドプレートの先端部分から長さ
ｍの部分の直下に位置する、パッシベーション膜８の厚
みを薄く構成した点にある。

本実施例の構造によれば、エミッタ電極ｌのフィールド
プレートの先端部分の電位によって生ずる、その直下の
ｎベース領域４の表面での電界強度が、ノ°ｔツシベー
シ薔ン膜８の厚み減少分に応じて増強される。

したがって、前述と同様の理由により、前記フィールド
プレートの先端部分に対向するｎベース表面における電
荷蓄積量も増加し、これに応じて空乏層１１の応が９阻
止能力も増大する。それ故に、耐圧の信頼性を著しく向
上することができる。

第５図は、本発明の第３の実施例の断面図である。１，
２はエミッタ電極、コレクタ電極であシ、３　＊　４．
５はそれぞれｐエミッタ、ｎベース、ｐコレクタの各領
域である。また、　　１３　　、１４はそれぞれ８１０
１　＋　５１ｇＮ４　　よりなるパッシベーション膜で
ある。

本実施例の構造上の特徴は、エミッタ電極１の直下のパ
ッシベーション膜１３　とコレクタ電極２の直下のパッ
シベーション膜１４が異なる点にある。

５ｉ０２　トＳｉ８Ｎ４　（Ｊ）各誘電率ノ比ｓｒｓ　
ｉ　５Ｎａｌｌ／ａｒｓ＋ｏ２）は約２である。それ故
に、エミッタ電極１のフィールドプレートが、その直下
のｎベース表面に及ぼす電界効果は、両者間のパッシベ
ーション膜の厚みを薄くしなくても、約２倍（こするこ
とができ、他の実施例の場合と同様に、耐圧の信頼性を
向上することができる。

また、明らかなように、本実施例は第２図または第４図
の実施例と組み合せるこきで、その効果をさらに向上で
きる。本発明者らの実験によれば、第３図の中で示した
従来例に比べて、同じ信頼性を確保させた場合、約１７
２．５　に累子面積を縮小できた。

第６図は本発明の第４の実施例の断面図である。

同図において、第５図と同一の符号は、同一または同等
部分をあられしている。

１３Ａ、１４Ａ　　はそれぞれパッシベーション膜であ
り、１３Ａは　Ｓ　ｉＯ２よりなり、一方、１４Ａは５
ｉｌＮ４　　よりなる。

この実施例の特徴は、エミッタ電極ｌのフィールドプレ
ート直下のパッシベーション膜が、８１０゜の単層で構
成されるのに対し、コレクタ電極２のフィールドプレー
ト直下のパッシベーション膜が、ＳｔＯ，とＳ　ｉ　Ｈ
Ｎ４　　との二重層よシ構成される点である。

なお、この場合ＳｔＯ，をｎベース領域４の表面に設け
ることによシ、Ｓｉ、Ｎ、をｎベース領域４の表面に設
けた場合に比べて、界面準位を少なくでき、より信頼性
を高くできる。

第６図の構成によれば、エミッタ電極１のフィールドプ
レート直下のパッシベーション膜の誘電率が、コレクタ
電極２のフィールドプレート直下のパッシベーション膜
のそれよシも小となる。

したがって、ｎベース領域４の表面における電界強度は
、エミッタ電極１のフィールドプレート直下における方
が、コレクタ電極２のフィールドプレート直下における
よシも強くなる。それ故に、前述と同様の理由により、
耐圧の信頼性の向上が実現される。

本発明は以上の各実施例のｐｎｐ　　）ランジスタに限
定されるものではなく、ラテラルｐｎｐｎサイリスタや
、ｐｎ　　ダイオード等にも適用可能である。

第７図は、本発明をｐｎダイオードに適用した第５実施
例の断面図である。１６．１７はそれぞれｎｆｆ１電、
極、ｐ型電極であシ、１８，１９．２０は、それぞれｎ
型、ｎ−型、ｐ凰半導体領域、８はパッシベーション膜
である。

ｐ型およびｎ型の各電極１６．１８はそれぞれフィール
ドプレートとして機能する。

本実施例の特徴は、ｎ型電極１６のフィールドプレート
直下のパッシベーション膜８の厚さが、ｐ型電極１７の
フィールドグレート直下のパッジベージコン膜の厚さに
比べて、薄く構成されている点である。

ｎ！ｍ１ｌｌ極１６のフィールドプレートは、前に、第
２図のｐエミッタ電極１に関して詳述したのと同じ電界
効果を示す。それ故に、本実施例においても、耐圧の信
頼性が著しく向上する。

（効　果） 以上に述べたごとく、本発明によれば、長時間の電圧印
加によシ時間経過とともに延びようとする空乏層を、フ
ィールドプレート長を延ばすことなく阻止できるので、
耐圧の信頼性（リーク電流の低減）と素子の集積度向上
を、共に達成することができる。

【図面の簡単な説明】

第１図は従来のラテラル型ｐｎｐ　　トランジスタを示
す断面図、第２図、第４．第５図および第６図は、それ
ぞれ本発明の異なる実施例を示すｐｎｐトランジスタの
断面図、第３図は第２図に示したｐｎｐ　　トランジス
タの平面区、第７図は本発明をｐｎダイオードに適用し
た実施例の断面図である。 １・・・エミッタ電極、２・・・コレクタ電極、３・・
ｐエミッタ領域、４・・・ｎベース領域、５・・・ｐコ
レラ９Ｈ域、８・・・パッシベーション膜、９〜１１・
・・空乏層 代理人弁理士　平　木　道　人 第１図 第２図 第３図 ｌｌ −一一〜 第４図 第５図 ） ４　第６図 ９ 第７図

Claims (4)

【特許請求の範囲】
1. （１）基板となる第１の半導体領域と、該第１の半導体
   領域と異なった導電型を有し、かつ第１の半導体領域の
   一主表面に露出するように埋設された第２の半導体領域
   と、該第１の半導体領域の上記主表面に露出するように
   、上記第２の半導体領域とは異なった位置に埋設された
   第３の半導体領域と、上記主表面に、上記第１ないし第
   ３の半導体領域を覆うように設けられたパッシベーショ
   ン膜と、該パッジベージ目ン膜に穿設された開孔を介し
   て、上記第２．第３の半導体領域に低抵抗接触した第１
   ．第２の電極とよりなシ、上記第１および第２の電極は
   上記パッジベージ目ン膜上に設けられ、かつ上記第２お
   よび第３の半導体領域の露出面よシ上記第１の半導体領
   域の上まで張り出し、それぞれフィールドプレートを形
   成している半導体装置において、上記第２電極の少なく
   ともフィールドプレート先端部の直下に位置するパッシ
   ベーション膜の厚みが、その他の部分における厚みより
   も薄く構成されたことを特徴とする半導体装置。
2. （２）第２電極の直下に位置するパッシベーション膜の
   厚みが、その他の部分における厚みよりも薄く構成され
   たことを特徴とする特許請求の範囲第１項記載の半導体
   装置。
3. （３）基板となる第１の半導体領域と、該第１の半導体
   領域と異なった導電型を有し、かつ第１の半導体領域の
   一主表面に露出するように埋設された第２の半導体領域
   と、該第１の半導体領域の上記主表面に露出するように
   、かつ上記第２の半導体領域さは異なった位置に埋設さ
   れた第３の半導体領域と、上記主表面に、上記第１ない
   し第３の半導体領域を覆うように設けられたパッシベー
   ション膜と、該パッシベーション膜に穿設された開孔を
   介して、上記第２．第３の半導体領域に低抵抗接触した
   第１．第２の電極とよυなり、上記第１および第２の電
   極は上記パッシベーション膜上に設けられ、かつ上記第
   ２および第３の半導体領域の露出面より上記第１の半導
   体領域の上まで張り出し、それぞれフィールドプレート
   を形成している半導体装置において、上記第２電極ノ）
   少なくともフィールドプレート先端部の直下に位置する
   パッシベーション膜の誘を率が、その他の部分の誘電率
   よシも小となるように構成されたことを特徴とする半導
   体装置。
4. （４）第２ｉ１極の少なくともフィールドプレート先端
   部の直下に位置するパッシベーション膜の厚みが、その
   他の部分における厚みよりも薄く構成されたことを特徴
   とする特許請求の範囲第３項記載の半導体装量。