JPS59163620A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS59163620A JPS59163620A JP58038649A JP3864983A JPS59163620A JP S59163620 A JPS59163620 A JP S59163620A JP 58038649 A JP58038649 A JP 58038649A JP 3864983 A JP3864983 A JP 3864983A JP S59163620 A JPS59163620 A JP S59163620A
- Authority
- JP
- Japan
- Prior art keywords
- module
- memory
- volatile memory
- volatile
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
り1)発明の属する技術分野の説明
本発明は、メモリ装置に関するもので、特に揮発性メモ
リと不揮発性メモリとの混在する場合の初期化動作を制
御するようにしたメモリ装置に関するものである。
リと不揮発性メモリとの混在する場合の初期化動作を制
御するようにしたメモリ装置に関するものである。
(2)従来技術の説明
データの読出しと書込みが可能なメモリ素子として半導
体メモリが多く用いられている。一般に、この種の半導
体メモリは、電源停止時に記憶内容が失われてしまう揮
発性メモリであり、電源供給が再開された時点での記憶
内容は不定である。そのため、電源供給開始後において
記憶内容の初期化が必要であり、したがって、全メモリ
にゼロなる値を書込む方法が一般に行われている。一方
、電源供給が停止されても記憶内容が失われないように
するには、不揮発性メモリを用いるが、この不揮発性メ
モリに対しては電源供給開始後の記憶内容の初期化を行
うことができない。
体メモリが多く用いられている。一般に、この種の半導
体メモリは、電源停止時に記憶内容が失われてしまう揮
発性メモリであり、電源供給が再開された時点での記憶
内容は不定である。そのため、電源供給開始後において
記憶内容の初期化が必要であり、したがって、全メモリ
にゼロなる値を書込む方法が一般に行われている。一方
、電源供給が停止されても記憶内容が失われないように
するには、不揮発性メモリを用いるが、この不揮発性メ
モリに対しては電源供給開始後の記憶内容の初期化を行
うことができない。
一般に不揮発性メモリは揮発性メモリに比べ高価である
ので、不揮発性メモリと揮発性メモ祇とを混用する方法
がとられる。揮発性メモリと不揮発性メモリとを組合せ
たメモリ装置では、揮発性メモリのみに対して初期化を
行う必要があるが、揮発性メモリの容量があらかじめ定
められていないと不揮発性メモリに対しても初期化が実
行されてしまう恐れがある。
ので、不揮発性メモリと揮発性メモ祇とを混用する方法
がとられる。揮発性メモリと不揮発性メモリとを組合せ
たメモリ装置では、揮発性メモリのみに対して初期化を
行う必要があるが、揮発性メモリの容量があらかじめ定
められていないと不揮発性メモリに対しても初期化が実
行されてしまう恐れがある。
(3)発明の詳細な説明
本発明の目的は、揮発性メモリと不揮発性メモリとが混
在するメモリ装置において、揮発性メモリの容量を固定
容量とすることなく、揮発性メモリの初期化を行なうよ
うにしたメモリ装置を提供することにある。
在するメモリ装置において、揮発性メモリの容量を固定
容量とすることなく、揮発性メモリの初期化を行なうよ
うにしたメモリ装置を提供することにある。
(4)発明の構成
本発明は、データの書込み、読出しが可能な複数個のメ
モリモジュールと、複数個のメモリモジュールと接続さ
れた制御モジュールとを有し、複数個のメモリモジュー
ルを揮発性メモリモジュールと不揮発性メモリモジュー
ルとの組合せで構成し、電源供給開始時に不揮発性メモ
リモジュールでのデータの書込み、読出しを停止させる
禁止信号を制御モジュールより発生し、かつ前記複数個
のメモリモジュールに初期データの書込みを要求し、そ
の初期データの書込みの期間中不揮発性メモリモジュー
ルに前記禁止”信号を送出し、揮発性メモリモジュール
のみを初期化するようにしたことを特徴としたメモリ装
置である。
モリモジュールと、複数個のメモリモジュールと接続さ
れた制御モジュールとを有し、複数個のメモリモジュー
ルを揮発性メモリモジュールと不揮発性メモリモジュー
ルとの組合せで構成し、電源供給開始時に不揮発性メモ
リモジュールでのデータの書込み、読出しを停止させる
禁止信号を制御モジュールより発生し、かつ前記複数個
のメモリモジュールに初期データの書込みを要求し、そ
の初期データの書込みの期間中不揮発性メモリモジュー
ルに前記禁止”信号を送出し、揮発性メモリモジュール
のみを初期化するようにしたことを特徴としたメモリ装
置である。
(5)この発明の詳細な説明
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
図は本発明の一実施例の構成を示すブロック図である。
第1図において、複数個のメモリモジュール20 、2
1 、30 、31はある一定量の記憶容量をもち、デ
ータの書込みおよび読出しができるものであり、該メモ
リモジュール20 、21 、30 、31は情報転送
路101により制御モジュール10と接続されている。
1 、30 、31はある一定量の記憶容量をもち、デ
ータの書込みおよび読出しができるものであり、該メモ
リモジュール20 、21 、30 、31は情報転送
路101により制御モジュール10と接続されている。
制御モジュール10は、情報転送路101にアール20
、21 、30 、31に対してデータの読出しや書
込みを行う。その際、情報転送路101はデータの転送
をも行う。すなわち、書込み動作においては、fi制御
モジュール10よりデータが情報転送路101に送出さ
れ、情報転送路101により転送されるアドレス情報に
より番地指定、されたメモリモジュールがデータを受取
る。読出し動作においては、番地指定されたメモリモジ
ュールが情報転送路101にデータを送出し、制御モジ
ュール10がデータを受取る。このようなデータの読出
しおよび書込みにおいては、メモリモジュール20 、
21 、30 、31の各々はその記憶番地のみが異な
るものとして扱うことができる。以上の説明は、制御モ
ジュール10およびメモリモジュール20 、21 、
30 、31に電源が供給されてい゛る場合の動作に関
するものである。
、21 、30 、31に対してデータの読出しや書
込みを行う。その際、情報転送路101はデータの転送
をも行う。すなわち、書込み動作においては、fi制御
モジュール10よりデータが情報転送路101に送出さ
れ、情報転送路101により転送されるアドレス情報に
より番地指定、されたメモリモジュールがデータを受取
る。読出し動作においては、番地指定されたメモリモジ
ュールが情報転送路101にデータを送出し、制御モジ
ュール10がデータを受取る。このようなデータの読出
しおよび書込みにおいては、メモリモジュール20 、
21 、30 、31の各々はその記憶番地のみが異な
るものとして扱うことができる。以上の説明は、制御モ
ジュール10およびメモリモジュール20 、21 、
30 、31に電源が供給されてい゛る場合の動作に関
するものである。
次に、電源の供給が停止し、その後に供給が再開された
場合について説明する。読出し、書込み可能な記憶素子
として多く用いられている半導体メモリは、電源の供給
が停止するとその記憶内容が失われてしまう揮発性メモ
リである。電源の供給が停止してもその記憶内容が失わ
れず、かつ読出し、書込み可能な記憶素子としては磁気
コア(不揮発性メモリ)がある。また、バッテリ回路を
付加させることで、外部からの電源供給が停止しても記
憶素子への電源供給が停止しないようにすることにより
、揮発性メモリを不揮発性なメモリとして取扱えるよう
にすることができる。揮発性メモリでは、電源の供給が
開始されたときの記憶内容は一般に不定である。そのた
め、一般的にはゼロなる値を書込むことで初期化を行う
。ここで、メモリモジュール20 、21を揮発性メモ
リを用いた揮発性メモリモジュールとし、メモリモジュ
ール30 、31を不揮発性メモリを用いた不揮発性メ
モリモジュールとする。第1図のメモリ装置全体の電源
供給が停止し再び供給が開始された場合、揮発性のメモ
リモジュール20 、21を初期化する必要がある。そ
こで、制御モジュール1oは、電源供給が開始されたと
き、メモリモジュール20 、21の各番地に対して順
次ゼロなる値を書込むことを行う。
場合について説明する。読出し、書込み可能な記憶素子
として多く用いられている半導体メモリは、電源の供給
が停止するとその記憶内容が失われてしまう揮発性メモ
リである。電源の供給が停止してもその記憶内容が失わ
れず、かつ読出し、書込み可能な記憶素子としては磁気
コア(不揮発性メモリ)がある。また、バッテリ回路を
付加させることで、外部からの電源供給が停止しても記
憶素子への電源供給が停止しないようにすることにより
、揮発性メモリを不揮発性なメモリとして取扱えるよう
にすることができる。揮発性メモリでは、電源の供給が
開始されたときの記憶内容は一般に不定である。そのた
め、一般的にはゼロなる値を書込むことで初期化を行う
。ここで、メモリモジュール20 、21を揮発性メモ
リを用いた揮発性メモリモジュールとし、メモリモジュ
ール30 、31を不揮発性メモリを用いた不揮発性メ
モリモジュールとする。第1図のメモリ装置全体の電源
供給が停止し再び供給が開始された場合、揮発性のメモ
リモジュール20 、21を初期化する必要がある。そ
こで、制御モジュール1oは、電源供給が開始されたと
き、メモリモジュール20 、21の各番地に対して順
次ゼロなる値を書込むことを行う。
揮発性のメモリモジュールの番地が固定となっている場
合には、その定められた番地に対してのみゼロなる値を
書込むことができる。しかじながら、揮発性のメモリモ
ジュールの番地が固定されておらず、揮発性のメモリモ
ジュールと不揮発性のメモリモジュールとの数を任意に
組合わせて使用する場合には、不揮発性のメモリモジュ
ールまでが初期化してしまう恐れがある。
合には、その定められた番地に対してのみゼロなる値を
書込むことができる。しかじながら、揮発性のメモリモ
ジュールの番地が固定されておらず、揮発性のメモリモ
ジュールと不揮発性のメモリモジュールとの数を任意に
組合わせて使用する場合には、不揮発性のメモリモジュ
ールまでが初期化してしまう恐れがある。
そこで、本発明は揮発性のメモリモジュールのみに対し
て初期化を行うために、制御モジュール10より初期化
動作に先立って禁止信号を制御線102に送出する。不
揮発性のメモリモジュール30 、31は、制御線10
2により禁止信号が送られてくると、読出し、書込み動
作を停止する。このような読出し、書込み動作の停止は
、読出し、書込みに関する制御線をゲートすることによ
り容易に実現できる。制御モジュール10は、禁止信号
を出しだままでメモリモジュール20 、21 、 :
30 、31に対してゼロなる値の書込みを行うが、実
際に書込みが行われるのは揮発性のメモリモジュール2
0 、21のみである。このようにして揮発性のメモリ
モジュールの初期化が完了した後に、制御モジュール1
0は禁止信号の発生を停止する。禁止信号がなくなれば
、メモリモジュール30 、、31はデータの読出し、
書込みが可能とな9、その記憶内容も失われることがな
い。
て初期化を行うために、制御モジュール10より初期化
動作に先立って禁止信号を制御線102に送出する。不
揮発性のメモリモジュール30 、31は、制御線10
2により禁止信号が送られてくると、読出し、書込み動
作を停止する。このような読出し、書込み動作の停止は
、読出し、書込みに関する制御線をゲートすることによ
り容易に実現できる。制御モジュール10は、禁止信号
を出しだままでメモリモジュール20 、21 、 :
30 、31に対してゼロなる値の書込みを行うが、実
際に書込みが行われるのは揮発性のメモリモジュール2
0 、21のみである。このようにして揮発性のメモリ
モジュールの初期化が完了した後に、制御モジュール1
0は禁止信号の発生を停止する。禁止信号がなくなれば
、メモリモジュール30 、、31はデータの読出し、
書込みが可能とな9、その記憶内容も失われることがな
い。
(6)発明の詳細な説明
本発明は以上説明したように、制御モジュールによシメ
モリモジュールの初期化を行う際に禁止信号を不揮発性
メモリモジュールに送出して該メモリモジュールでのデ
ータの書込み、読出しを停止させ、初期化を行なうよう
にしたので、揮発性メモリモジュールと不揮発性メモリ
モジュールとの組合せによるメモリ装置での初期化を揮
発性メモリモジュールのみに行なうことができる効果を
有するものである。
モリモジュールの初期化を行う際に禁止信号を不揮発性
メモリモジュールに送出して該メモリモジュールでのデ
ータの書込み、読出しを停止させ、初期化を行なうよう
にしたので、揮発性メモリモジュールと不揮発性メモリ
モジュールとの組合せによるメモリ装置での初期化を揮
発性メモリモジュールのみに行なうことができる効果を
有するものである。
図は本発明による実施例の構成を示すブロック図である
。 10・・・制御モジュール、20.21・・・揮発性メ
モリモジュール、30.31・・・不揮発性メモリモジ
ュール特許出願人 日本電気株式会社
。 10・・・制御モジュール、20.21・・・揮発性メ
モリモジュール、30.31・・・不揮発性メモリモジ
ュール特許出願人 日本電気株式会社
Claims (1)
- (1)データの書込み、読出しが可能な複数個のメモリ
モジュールと、前記複数個のメモリモジュールと接続さ
れた制御モジュールとを有し、電源停止時に記憶内容が
失われる揮発性メモリモジュールと電源状態に無関係に
記憶内容が保持される不揮発性メモリモジュールとの組
合せで前記複数個のメモリモジュールを構成し、電源供
給開始時に前記不揮発性メモリモジュールでのデータの
書込み、読出しを停止させる禁止信号を前記制御モジュ
ールより発生し、かつ前記複数個のメモリモジュールに
初期データの書込みを要求し、初期データの書込みが完
了した後に前記禁止信号の発生を停止させて揮発性メモ
リモジュールのみを初期化するようにしたことを特徴と
するメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58038649A JPS59163620A (ja) | 1983-03-09 | 1983-03-09 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58038649A JPS59163620A (ja) | 1983-03-09 | 1983-03-09 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59163620A true JPS59163620A (ja) | 1984-09-14 |
Family
ID=12531097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58038649A Pending JPS59163620A (ja) | 1983-03-09 | 1983-03-09 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59163620A (ja) |
-
1983
- 1983-03-09 JP JP58038649A patent/JPS59163620A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7782683B2 (en) | Multi-port memory device for buffering between hosts and non-volatile memory devices | |
| KR100506062B1 (ko) | 복합형 메모리 장치 | |
| KR940022568A (ko) | 불휘발성 메모리 장치 | |
| JP2004526239A (ja) | マルチチップメモリシステム内での分散された電力発生のための方法およびシステム | |
| JPH10320512A (ja) | 不揮発性半導体ディスク装置 | |
| JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| JPH02270011A (ja) | 選択パワーゲーティング装置 | |
| JPS59163620A (ja) | メモリ装置 | |
| JP2584119B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JP2006286048A (ja) | 半導体記憶装置 | |
| US5566350A (en) | Information device for providing fast data transfer with minimum overhead | |
| JP4125915B2 (ja) | 半導体記憶装置 | |
| KR900005315A (ko) | 데이타 처리시스템의 개발방법 및 데이타 처리용 반도체 집적회로 | |
| KR100222574B1 (ko) | 반도체 메모리 장치의 어드레스 버퍼회로 | |
| JPH0589686A (ja) | 半導体不揮発性メモリとその書き込み方法 | |
| JPS59186015A (ja) | メモリ装置 | |
| JP3510780B2 (ja) | マイクロコンピュータ | |
| JPH11312389A (ja) | 半導体メモリ装置 | |
| JPH02224044A (ja) | プログラム記憶装置 | |
| JPS6072054A (ja) | ダブルバッファメモリ装置 | |
| JPS597152B2 (ja) | 磁気バブル記憶装置 | |
| JPS597147B2 (ja) | 磁気バブル記憶装置 | |
| JPS63181194A (ja) | 半導体集積回路装置 | |
| JPH0415847A (ja) | メモリカード | |
| JPS58196686A (ja) | 磁気バブルメモリ記憶装置 |